drivers/scsi/qla2xxx/qla_def.h

   1 /*
   2  * QLogic Fibre Channel HBA Driver
   3  * Copyright (c)  2003-2008 QLogic Corporation
   4  *
   5  * See LICENSE.qla2xxx for copyright and licensing details.
   6  */
   7 #ifndef __QLA_DEF_H
   8 #define __QLA_DEF_H
   9
  10 #include <linux/kernel.h>
  11 #include <linux/init.h>
  12 #include <linux/types.h>
  13 #include <linux/module.h>
  14 #include <linux/list.h>
  15 #include <linux/pci.h>
  16 #include <linux/dma-mapping.h>
  17 #include <linux/sched.h>
  18 #include <linux/slab.h>
  19 #include <linux/dmapool.h>
  20 #include <linux/mempool.h>
  21 #include <linux/spinlock.h>
  22 #include <linux/completion.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/workqueue.h>
  25 #include <linux/firmware.h>
  26 #include <linux/aer.h>
  27 #include <linux/mutex.h>
  28
  29 #include <scsi/scsi.h>
  30 #include <scsi/scsi_host.h>
  31 #include <scsi/scsi_device.h>
  32 #include <scsi/scsi_cmnd.h>
  33 #include <scsi/scsi_transport_fc.h>
  34
  35 #define QLA2XXX_DRIVER_NAME  "qla2xxx"
  36
  37 /*
  38  * We have MAILBOX_REGISTER_COUNT sized arrays in a few places,
  39  * but that's fine as we don't look at the last 24 ones for
  40  * ISP2100 HBAs.
  41  */
  42 #define MAILBOX_REGISTER_COUNT_2100     8
  43 #define MAILBOX_REGISTER_COUNT          32
  44
  45 #define QLA2200A_RISC_ROM_VER   4
  46 #define FPM_2300                6
  47 #define FPM_2310                7
  48
  49 #include "qla_settings.h"
  50
  51 /*
  52  * Data bit definitions
  53  */
  54 #define BIT_0   0x1
  55 #define BIT_1   0x2
  56 #define BIT_2   0x4
  57 #define BIT_3   0x8
  58 #define BIT_4   0x10
  59 #define BIT_5   0x20
  60 #define BIT_6   0x40
  61 #define BIT_7   0x80
  62 #define BIT_8   0x100
  63 #define BIT_9   0x200
  64 #define BIT_10  0x400
  65 #define BIT_11  0x800
  66 #define BIT_12  0x1000
  67 #define BIT_13  0x2000
  68 #define BIT_14  0x4000
  69 #define BIT_15  0x8000
  70 #define BIT_16  0x10000
  71 #define BIT_17  0x20000
  72 #define BIT_18  0x40000
  73 #define BIT_19  0x80000
  74 #define BIT_20  0x100000
  75 #define BIT_21  0x200000
  76 #define BIT_22  0x400000
  77 #define BIT_23  0x800000
  78 #define BIT_24  0x1000000
  79 #define BIT_25  0x2000000
  80 #define BIT_26  0x4000000
  81 #define BIT_27  0x8000000
  82 #define BIT_28  0x10000000
  83 #define BIT_29  0x20000000
  84 #define BIT_30  0x40000000
  85 #define BIT_31  0x80000000
  86
  87 #define LSB(x)  ((uint8_t)(x))
  88 #define MSB(x)  ((uint8_t)((uint16_t)(x) >> 8))
  89
  90 #define LSW(x)  ((uint16_t)(x))
  91 #define MSW(x)  ((uint16_t)((uint32_t)(x) >> 16))
  92
  93 #define LSD(x)  ((uint32_t)((uint64_t)(x)))
  94 #define MSD(x)  ((uint32_t)((((uint64_t)(x)) >> 16) >> 16))
  95
  96 #define MAKE_HANDLE(x, y) ((uint32_t)((((uint32_t)(x)) << 16) | (uint32_t)(y)))
  97
  98 /*
  99  * I/O register
 100 */
 101
 102 #define RD_REG_BYTE(addr)               readb(addr)
 103 #define RD_REG_WORD(addr)               readw(addr)
 104 #define RD_REG_DWORD(addr)              readl(addr)
 105 #define RD_REG_BYTE_RELAXED(addr)       readb_relaxed(addr)
 106 #define RD_REG_WORD_RELAXED(addr)       readw_relaxed(addr)
 107 #define RD_REG_DWORD_RELAXED(addr)      readl_relaxed(addr)
 108 #define WRT_REG_BYTE(addr, data)        writeb(data,addr)
 109 #define WRT_REG_WORD(addr, data)        writew(data,addr)
 110 #define WRT_REG_DWORD(addr, data)       writel(data,addr)
 111
 112 /*
 113  * The ISP2312 v2 chip cannot access the FLASH/GPIO registers via MMIO in an
 114  * 133Mhz slot.
 115  */
 116 #define RD_REG_WORD_PIO(addr)           (inw((unsigned long)addr))
 117 #define WRT_REG_WORD_PIO(addr, data)    (outw(data,(unsigned long)addr))
 118
 119 /*
 120  * Fibre Channel device definitions.
 121  */
 122 #define WWN_SIZE                8       /* Size of WWPN, WWN & WWNN */
 123 #define MAX_FIBRE_DEVICES       512
 124 #define MAX_FIBRE_LUNS          0xFFFF
 125 #define MAX_RSCN_COUNT          32
 126 #define MAX_HOST_COUNT          16
 127
 128 /*
 129  * Host adapter default definitions.
 130  */
 131 #define MAX_BUSES               1  /* We only have one bus today */
 132 #define MAX_TARGETS_2100        MAX_FIBRE_DEVICES
 133 #define MAX_TARGETS_2200        MAX_FIBRE_DEVICES
 134 #define MIN_LUNS                8
 135 #define MAX_LUNS                MAX_FIBRE_LUNS
 136 #define MAX_CMDS_PER_LUN        255
 137
 138 /*
 139  * Fibre Channel device definitions.
 140  */
 141 #define SNS_LAST_LOOP_ID_2100   0xfe
 142 #define SNS_LAST_LOOP_ID_2300   0x7ff
 143
 144 #define LAST_LOCAL_LOOP_ID      0x7d
 145 #define SNS_FL_PORT             0x7e
 146 #define FABRIC_CONTROLLER       0x7f
 147 #define SIMPLE_NAME_SERVER      0x80
 148 #define SNS_FIRST_LOOP_ID       0x81
 149 #define MANAGEMENT_SERVER       0xfe
 150 #define BROADCAST               0xff
 151
 152 /*
 153  * There is no correspondence between an N-PORT id and an AL_PA.  Therefore the
 154  * valid range of an N-PORT id is 0 through 0x7ef.
 155  */
 156 #define NPH_LAST_HANDLE         0x7ef
 157 #define NPH_MGMT_SERVER         0x7fa           /*  FFFFFA */
 158 #define NPH_SNS                 0x7fc           /*  FFFFFC */
 159 #define NPH_FABRIC_CONTROLLER   0x7fd           /*  FFFFFD */
 160 #define NPH_F_PORT              0x7fe           /*  FFFFFE */
 161 #define NPH_IP_BROADCAST        0x7ff           /*  FFFFFF */
 162
 163 #define MAX_CMDSZ       16              /* SCSI maximum CDB size. */
 164 #include "qla_fw.h"
 165
 166 /*
 167  * Timeout timer counts in seconds
 168  */
 169 #define PORT_RETRY_TIME                 1
 170 #define LOOP_DOWN_TIMEOUT               60
 171 #define LOOP_DOWN_TIME                  255     /* 240 */
 172 #define LOOP_DOWN_RESET                 (LOOP_DOWN_TIME - 30)
 173
 174 /* Maximum outstanding commands in ISP queues (1-65535) */
 175 #define MAX_OUTSTANDING_COMMANDS        1024
 176
 177 /* ISP request and response entry counts (37-65535) */
 178 #define REQUEST_ENTRY_CNT_2100          128     /* Number of request entries. */
 179 #define REQUEST_ENTRY_CNT_2200          2048    /* Number of request entries. */
 180 #define REQUEST_ENTRY_CNT_24XX          2048    /* Number of request entries. */
 181 #define RESPONSE_ENTRY_CNT_2100         64      /* Number of response entries.*/
 182 #define RESPONSE_ENTRY_CNT_2300         512     /* Number of response entries.*/
 183 #define RESPONSE_ENTRY_CNT_MQ           128     /* Number of response entries.*/
 184
 185 struct req_que;
 186
 187 /*
 188  * SCSI Request Block
 189  */
 190 typedef struct srb {
 191         struct req_que *que;
 192         struct fc_port *fcport;
 193
 194         struct scsi_cmnd *cmd;          /* Linux SCSI command pkt */
 195
 196         uint16_t flags;
 197
 198         uint32_t request_sense_length;
 199         uint8_t *request_sense_ptr;
 200 } srb_t;
 201
 202 /*
 203  * SRB flag definitions
 204  */
 205 #define SRB_DMA_VALID           BIT_0   /* Command sent to ISP */
 206
 207 /*
 208  * ISP I/O Register Set structure definitions.
 209  */
 210 struct device_reg_2xxx {
 211         uint16_t flash_address;         /* Flash BIOS address */
 212         uint16_t flash_data;            /* Flash BIOS data */
 213         uint16_t unused_1[1];           /* Gap */
 214         uint16_t ctrl_status;           /* Control/Status */
 215 #define CSR_FLASH_64K_BANK      BIT_3   /* Flash upper 64K bank select */
 216 #define CSR_FLASH_ENABLE        BIT_1   /* Flash BIOS Read/Write enable */
 217 #define CSR_ISP_SOFT_RESET      BIT_0   /* ISP soft reset */
 218
 219         uint16_t ictrl;                 /* Interrupt control */
 220 #define ICR_EN_INT              BIT_15  /* ISP enable interrupts. */
 221 #define ICR_EN_RISC             BIT_3   /* ISP enable RISC interrupts. */
 222
 223         uint16_t istatus;               /* Interrupt status */
 224 #define ISR_RISC_INT            BIT_3   /* RISC interrupt */
 225
 226         uint16_t semaphore;             /* Semaphore */
 227         uint16_t nvram;                 /* NVRAM register. */
 228 #define NVR_DESELECT            0
 229 #define NVR_BUSY                BIT_15
 230 #define NVR_WRT_ENABLE          BIT_14  /* Write enable */
 231 #define NVR_PR_ENABLE           BIT_13  /* Protection register enable */
 232 #define NVR_DATA_IN             BIT_3
 233 #define NVR_DATA_OUT            BIT_2
 234 #define NVR_SELECT              BIT_1
 235 #define NVR_CLOCK               BIT_0
 236
 237 #define NVR_WAIT_CNT            20000
 238
 239         union {
 240                 struct {
 241                         uint16_t mailbox0;
 242                         uint16_t mailbox1;
 243                         uint16_t mailbox2;
 244                         uint16_t mailbox3;
 245                         uint16_t mailbox4;
 246                         uint16_t mailbox5;
 247                         uint16_t mailbox6;
 248                         uint16_t mailbox7;
 249                         uint16_t unused_2[59];  /* Gap */
 250                 } __attribute__((packed)) isp2100;
 251                 struct {
 252                                                 /* Request Queue */
 253                         uint16_t req_q_in;      /*  In-Pointer */
 254                         uint16_t req_q_out;     /*  Out-Pointer */
 255                                                 /* Response Queue */
 256                         uint16_t rsp_q_in;      /*  In-Pointer */
 257                         uint16_t rsp_q_out;     /*  Out-Pointer */
 258
 259                                                 /* RISC to Host Status */
 260                         uint32_t host_status;
 261 #define HSR_RISC_INT            BIT_15  /* RISC interrupt */
 262 #define HSR_RISC_PAUSED         BIT_8   /* RISC Paused */
 263
 264                                         /* Host to Host Semaphore */
 265                         uint16_t host_semaphore;
 266                         uint16_t unused_3[17];  /* Gap */
 267                         uint16_t mailbox0;
 268                         uint16_t mailbox1;
 269                         uint16_t mailbox2;
 270                         uint16_t mailbox3;
 271                         uint16_t mailbox4;
 272                         uint16_t mailbox5;
 273                         uint16_t mailbox6;
 274                         uint16_t mailbox7;
 275                         uint16_t mailbox8;
 276                         uint16_t mailbox9;
 277                         uint16_t mailbox10;
 278                         uint16_t mailbox11;
 279                         uint16_t mailbox12;
 280                         uint16_t mailbox13;
 281                         uint16_t mailbox14;
 282                         uint16_t mailbox15;
 283                         uint16_t mailbox16;
 284                         uint16_t mailbox17;
 285                         uint16_t mailbox18;
 286                         uint16_t mailbox19;
 287                         uint16_t mailbox20;
 288                         uint16_t mailbox21;
 289                         uint16_t mailbox22;
 290                         uint16_t mailbox23;
 291                         uint16_t mailbox24;
 292                         uint16_t mailbox25;
 293                         uint16_t mailbox26;
 294                         uint16_t mailbox27;
 295                         uint16_t mailbox28;
 296                         uint16_t mailbox29;
 297                         uint16_t mailbox30;
 298                         uint16_t mailbox31;
 299                         uint16_t fb_cmd;
 300                         uint16_t unused_4[10];  /* Gap */
 301                 } __attribute__((packed)) isp2300;
 302         } u;
 303
 304         uint16_t fpm_diag_config;
 305         uint16_t unused_5[0x4];         /* Gap */
 306         uint16_t risc_hw;
 307         uint16_t unused_5_1;            /* Gap */
 308         uint16_t pcr;                   /* Processor Control Register. */
 309         uint16_t unused_6[0x5];         /* Gap */
 310         uint16_t mctr;                  /* Memory Configuration and Timing. */
 311         uint16_t unused_7[0x3];         /* Gap */
 312         uint16_t fb_cmd_2100;           /* Unused on 23XX */
 313         uint16_t unused_8[0x3];         /* Gap */
 314         uint16_t hccr;                  /* Host command & control register. */
 315 #define HCCR_HOST_INT           BIT_7   /* Host interrupt bit */
 316 #define HCCR_RISC_PAUSE         BIT_5   /* Pause mode bit */
 317                                         /* HCCR commands */
 318 #define HCCR_RESET_RISC         0x1000  /* Reset RISC */
 319 #define HCCR_PAUSE_RISC         0x2000  /* Pause RISC */
 320 #define HCCR_RELEASE_RISC       0x3000  /* Release RISC from reset. */
 321 #define HCCR_SET_HOST_INT       0x5000  /* Set host interrupt */
 322 #define HCCR_CLR_HOST_INT       0x6000  /* Clear HOST interrupt */
 323 #define HCCR_CLR_RISC_INT       0x7000  /* Clear RISC interrupt */
 324 #define HCCR_DISABLE_PARITY_PAUSE 0x4001 /* Disable parity error RISC pause. */
 325 #define HCCR_ENABLE_PARITY      0xA000  /* Enable PARITY interrupt */
 326
 327         uint16_t unused_9[5];           /* Gap */
 328         uint16_t gpiod;                 /* GPIO Data register. */
 329         uint16_t gpioe;                 /* GPIO Enable register. */
 330 #define GPIO_LED_MASK                   0x00C0
 331 #define GPIO_LED_GREEN_OFF_AMBER_OFF    0x0000
 332 #define GPIO_LED_GREEN_ON_AMBER_OFF     0x0040
 333 #define GPIO_LED_GREEN_OFF_AMBER_ON     0x0080
 334 #define GPIO_LED_GREEN_ON_AMBER_ON      0x00C0
 335 #define GPIO_LED_ALL_OFF                0x0000
 336 #define GPIO_LED_RED_ON_OTHER_OFF       0x0001  /* isp2322 */
 337 #define GPIO_LED_RGA_ON                 0x00C1  /* isp2322: red green amber */
 338
 339         union {
 340                 struct {
 341                         uint16_t unused_10[8];  /* Gap */
 342                         uint16_t mailbox8;
 343                         uint16_t mailbox9;
 344                         uint16_t mailbox10;
 345                         uint16_t mailbox11;
 346                         uint16_t mailbox12;
 347                         uint16_t mailbox13;
 348                         uint16_t mailbox14;
 349                         uint16_t mailbox15;
 350                         uint16_t mailbox16;
 351                         uint16_t mailbox17;
 352                         uint16_t mailbox18;
 353                         uint16_t mailbox19;
 354                         uint16_t mailbox20;
 355                         uint16_t mailbox21;
 356                         uint16_t mailbox22;
 357                         uint16_t mailbox23;     /* Also probe reg. */
 358                 } __attribute__((packed)) isp2200;
 359         } u_end;
 360 };
 361
 362 struct device_reg_25xxmq {
 363         uint32_t req_q_in;
 364         uint32_t req_q_out;
 365         uint32_t rsp_q_in;
 366         uint32_t rsp_q_out;
 367 };
 368
 369 typedef union {
 370                 struct device_reg_2xxx isp;
 371                 struct device_reg_24xx isp24;
 372                 struct device_reg_25xxmq isp25mq;
 373 } device_reg_t;
 374
 375 #define ISP_REQ_Q_IN(ha, reg) \
 376         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 377          &(reg)->u.isp2100.mailbox4 : \
 378          &(reg)->u.isp2300.req_q_in)
 379 #define ISP_REQ_Q_OUT(ha, reg) \
 380         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 381          &(reg)->u.isp2100.mailbox4 : \
 382          &(reg)->u.isp2300.req_q_out)
 383 #define ISP_RSP_Q_IN(ha, reg) \
 384         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 385          &(reg)->u.isp2100.mailbox5 : \
 386          &(reg)->u.isp2300.rsp_q_in)
 387 #define ISP_RSP_Q_OUT(ha, reg) \
 388         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 389          &(reg)->u.isp2100.mailbox5 : \
 390          &(reg)->u.isp2300.rsp_q_out)
 391
 392 #define MAILBOX_REG(ha, reg, num) \
 393         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 394          (num < 8 ? \
 395           &(reg)->u.isp2100.mailbox0 + (num) : \
 396           &(reg)->u_end.isp2200.mailbox8 + (num) - 8) : \
 397          &(reg)->u.isp2300.mailbox0 + (num))
 398 #define RD_MAILBOX_REG(ha, reg, num) \
 399         RD_REG_WORD(MAILBOX_REG(ha, reg, num))
 400 #define WRT_MAILBOX_REG(ha, reg, num, data) \
 401         WRT_REG_WORD(MAILBOX_REG(ha, reg, num), data)
 402
 403 #define FB_CMD_REG(ha, reg) \
 404         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 405          &(reg)->fb_cmd_2100 : \
 406          &(reg)->u.isp2300.fb_cmd)
 407 #define RD_FB_CMD_REG(ha, reg) \
 408         RD_REG_WORD(FB_CMD_REG(ha, reg))
 409 #define WRT_FB_CMD_REG(ha, reg, data) \
 410         WRT_REG_WORD(FB_CMD_REG(ha, reg), data)
 411
 412 typedef struct {
 413         uint32_t        out_mb;         /* outbound from driver */
 414         uint32_t        in_mb;                  /* Incoming from RISC */
 415         uint16_t        mb[MAILBOX_REGISTER_COUNT];
 416         long            buf_size;
 417         void            *bufp;
 418         uint32_t        tov;
 419         uint8_t         flags;
 420 #define MBX_DMA_IN      BIT_0
 421 #define MBX_DMA_OUT     BIT_1
 422 #define IOCTL_CMD       BIT_2
 423 } mbx_cmd_t;
 424
 425 #define MBX_TOV_SECONDS 30
 426
 427 /*
 428  *  ISP product identification definitions in mailboxes after reset.
 429  */
 430 #define PROD_ID_1               0x4953
 431 #define PROD_ID_2               0x0000
 432 #define PROD_ID_2a              0x5020
 433 #define PROD_ID_3               0x2020
 434
 435 /*
 436  * ISP mailbox Self-Test status codes
 437  */
 438 #define MBS_FRM_ALIVE           0       /* Firmware Alive. */
 439 #define MBS_CHKSUM_ERR          1       /* Checksum Error. */
 440 #define MBS_BUSY                4       /* Busy. */
 441
 442 /*
 443  * ISP mailbox command complete status codes
 444  */
 445 #define MBS_COMMAND_COMPLETE            0x4000
 446 #define MBS_INVALID_COMMAND             0x4001
 447 #define MBS_HOST_INTERFACE_ERROR        0x4002
 448 #define MBS_TEST_FAILED                 0x4003
 449 #define MBS_COMMAND_ERROR               0x4005
 450 #define MBS_COMMAND_PARAMETER_ERROR     0x4006
 451 #define MBS_PORT_ID_USED                0x4007
 452 #define MBS_LOOP_ID_USED                0x4008
 453 #define MBS_ALL_IDS_IN_USE              0x4009
 454 #define MBS_NOT_LOGGED_IN               0x400A
 455 #define MBS_LINK_DOWN_ERROR             0x400B
 456 #define MBS_DIAG_ECHO_TEST_ERROR        0x400C
 457
 458 /*
 459  * ISP mailbox asynchronous event status codes
 460  */
 461 #define MBA_ASYNC_EVENT         0x8000  /* Asynchronous event. */
 462 #define MBA_RESET               0x8001  /* Reset Detected. */
 463 #define MBA_SYSTEM_ERR          0x8002  /* System Error. */
 464 #define MBA_REQ_TRANSFER_ERR    0x8003  /* Request Transfer Error. */
 465 #define MBA_RSP_TRANSFER_ERR    0x8004  /* Response Transfer Error. */
 466 #define MBA_WAKEUP_THRES        0x8005  /* Request Queue Wake-up. */
 467 #define MBA_LIP_OCCURRED        0x8010  /* Loop Initialization Procedure */
 468                                         /* occurred. */
 469 #define MBA_LOOP_UP             0x8011  /* FC Loop UP. */
 470 #define MBA_LOOP_DOWN           0x8012  /* FC Loop Down. */
 471 #define MBA_LIP_RESET           0x8013  /* LIP reset occurred. */
 472 #define MBA_PORT_UPDATE         0x8014  /* Port Database update. */
 473 #define MBA_RSCN_UPDATE         0x8015  /* Register State Chg Notification. */
 474 #define MBA_LIP_F8              0x8016  /* Received a LIP F8. */
 475 #define MBA_LOOP_INIT_ERR       0x8017  /* Loop Initialization Error. */
 476 #define MBA_FABRIC_AUTH_REQ     0x801b  /* Fabric Authentication Required. */
 477 #define MBA_SCSI_COMPLETION     0x8020  /* SCSI Command Complete. */
 478 #define MBA_CTIO_COMPLETION     0x8021  /* CTIO Complete. */
 479 #define MBA_IP_COMPLETION       0x8022  /* IP Transmit Command Complete. */
 480 #define MBA_IP_RECEIVE          0x8023  /* IP Received. */
 481 #define MBA_IP_BROADCAST        0x8024  /* IP Broadcast Received. */
 482 #define MBA_IP_LOW_WATER_MARK   0x8025  /* IP Low Water Mark reached. */
 483 #define MBA_IP_RCV_BUFFER_EMPTY 0x8026  /* IP receive buffer queue empty. */
 484 #define MBA_IP_HDR_DATA_SPLIT   0x8027  /* IP header/data splitting feature */
 485                                         /* used. */
 486 #define MBA_TRACE_NOTIFICATION  0x8028  /* Trace/Diagnostic notification. */
 487 #define MBA_POINT_TO_POINT      0x8030  /* Point to point mode. */
 488 #define MBA_CMPLT_1_16BIT       0x8031  /* Completion 1 16bit IOSB. */
 489 #define MBA_CMPLT_2_16BIT       0x8032  /* Completion 2 16bit IOSB. */
 490 #define MBA_CMPLT_3_16BIT       0x8033  /* Completion 3 16bit IOSB. */
 491 #define MBA_CMPLT_4_16BIT       0x8034  /* Completion 4 16bit IOSB. */
 492 #define MBA_CMPLT_5_16BIT       0x8035  /* Completion 5 16bit IOSB. */
 493 #define MBA_CHG_IN_CONNECTION   0x8036  /* Change in connection mode. */
 494 #define MBA_RIO_RESPONSE        0x8040  /* RIO response queue update. */
 495 #define MBA_ZIO_RESPONSE        0x8040  /* ZIO response queue update. */
 496 #define MBA_CMPLT_2_32BIT       0x8042  /* Completion 2 32bit IOSB. */
 497 #define MBA_BYPASS_NOTIFICATION 0x8043  /* Auto bypass notification. */
 498 #define MBA_DISCARD_RND_FRAME   0x8048  /* discard RND frame due to error. */
 499 #define MBA_REJECTED_FCP_CMD    0x8049  /* rejected FCP_CMD. */
 500
 501 /*
 502  * Firmware options 1, 2, 3.
 503  */
 504 #define FO1_AE_ON_LIPF8                 BIT_0
 505 #define FO1_AE_ALL_LIP_RESET            BIT_1
 506 #define FO1_CTIO_RETRY                  BIT_3
 507 #define FO1_DISABLE_LIP_F7_SW           BIT_4
 508 #define FO1_DISABLE_100MS_LOS_WAIT      BIT_5
 509 #define FO1_DISABLE_GPIO6_7             BIT_6   /* LED bits */
 510 #define FO1_AE_ON_LOOP_INIT_ERR         BIT_7
 511 #define FO1_SET_EMPHASIS_SWING          BIT_8
 512 #define FO1_AE_AUTO_BYPASS              BIT_9
 513 #define FO1_ENABLE_PURE_IOCB            BIT_10
 514 #define FO1_AE_PLOGI_RJT                BIT_11
 515 #define FO1_ENABLE_ABORT_SEQUENCE       BIT_12
 516 #define FO1_AE_QUEUE_FULL               BIT_13
 517
 518 #define FO2_ENABLE_ATIO_TYPE_3          BIT_0
 519 #define FO2_REV_LOOPBACK                BIT_1
 520
 521 #define FO3_ENABLE_EMERG_IOCB           BIT_0
 522 #define FO3_AE_RND_ERROR                BIT_1
 523
 524 /* 24XX additional firmware options */
 525 #define ADD_FO_COUNT                    3
 526 #define ADD_FO1_DISABLE_GPIO_LED_CTRL   BIT_6   /* LED bits */
 527 #define ADD_FO1_ENABLE_PUREX_IOCB       BIT_10
 528
 529 #define ADD_FO2_ENABLE_SEL_CLS2         BIT_5
 530
 531 #define ADD_FO3_NO_ABT_ON_LINK_DOWN     BIT_14
 532
 533 /*
 534  * ISP mailbox commands
 535  */
 536 #define MBC_LOAD_RAM                    1       /* Load RAM. */
 537 #define MBC_EXECUTE_FIRMWARE            2       /* Execute firmware. */
 538 #define MBC_WRITE_RAM_WORD              4       /* Write RAM word. */
 539 #define MBC_READ_RAM_WORD               5       /* Read RAM word. */
 540 #define MBC_MAILBOX_REGISTER_TEST       6       /* Wrap incoming mailboxes */
 541 #define MBC_VERIFY_CHECKSUM             7       /* Verify checksum. */
 542 #define MBC_GET_FIRMWARE_VERSION        8       /* Get firmware revision. */
 543 #define MBC_LOAD_RISC_RAM               9       /* Load RAM command. */
 544 #define MBC_DUMP_RISC_RAM               0xa     /* Dump RAM command. */
 545 #define MBC_LOAD_RISC_RAM_EXTENDED      0xb     /* Load RAM extended. */
 546 #define MBC_DUMP_RISC_RAM_EXTENDED      0xc     /* Dump RAM extended. */
 547 #define MBC_WRITE_RAM_WORD_EXTENDED     0xd     /* Write RAM word extended */
 548 #define MBC_READ_RAM_EXTENDED           0xf     /* Read RAM extended. */
 549 #define MBC_IOCB_COMMAND                0x12    /* Execute IOCB command. */
 550 #define MBC_STOP_FIRMWARE               0x14    /* Stop firmware. */
 551 #define MBC_ABORT_COMMAND               0x15    /* Abort IOCB command. */
 552 #define MBC_ABORT_DEVICE                0x16    /* Abort device (ID/LUN). */
 553 #define MBC_ABORT_TARGET                0x17    /* Abort target (ID). */
 554 #define MBC_RESET                       0x18    /* Reset. */
 555 #define MBC_GET_ADAPTER_LOOP_ID         0x20    /* Get loop id of ISP2200. */
 556 #define MBC_GET_RETRY_COUNT             0x22    /* Get f/w retry cnt/delay. */
 557 #define MBC_DISABLE_VI                  0x24    /* Disable VI operation. */
 558 #define MBC_ENABLE_VI                   0x25    /* Enable VI operation. */
 559 #define MBC_GET_FIRMWARE_OPTION         0x28    /* Get Firmware Options. */
 560 #define MBC_SET_FIRMWARE_OPTION         0x38    /* Set Firmware Options. */
 561 #define MBC_LOOP_PORT_BYPASS            0x40    /* Loop Port Bypass. */
 562 #define MBC_LOOP_PORT_ENABLE            0x41    /* Loop Port Enable. */
 563 #define MBC_GET_RESOURCE_COUNTS         0x42    /* Get Resource Counts. */
 564 #define MBC_NON_PARTICIPATE             0x43    /* Non-Participating Mode. */
 565 #define MBC_DIAGNOSTIC_ECHO             0x44    /* Diagnostic echo. */
 566 #define MBC_DIAGNOSTIC_LOOP_BACK        0x45    /* Diagnostic loop back. */
 567 #define MBC_ONLINE_SELF_TEST            0x46    /* Online self-test. */
 568 #define MBC_ENHANCED_GET_PORT_DATABASE  0x47    /* Get port database + login */
 569 #define MBC_RESET_LINK_STATUS           0x52    /* Reset Link Error Status */
 570 #define MBC_IOCB_COMMAND_A64            0x54    /* Execute IOCB command (64) */
 571 #define MBC_SEND_RNID_ELS               0x57    /* Send RNID ELS request */
 572 #define MBC_SET_RNID_PARAMS             0x59    /* Set RNID parameters */
 573 #define MBC_GET_RNID_PARAMS             0x5a    /* Data Rate */
 574 #define MBC_DATA_RATE                   0x5d    /* Get RNID parameters */
 575 #define MBC_INITIALIZE_FIRMWARE         0x60    /* Initialize firmware */
 576 #define MBC_INITIATE_LIP                0x62    /* Initiate Loop */
 577                                                 /* Initialization Procedure */
 578 #define MBC_GET_FC_AL_POSITION_MAP      0x63    /* Get FC_AL Position Map. */
 579 #define MBC_GET_PORT_DATABASE           0x64    /* Get Port Database. */
 580 #define MBC_CLEAR_ACA                   0x65    /* Clear ACA. */
 581 #define MBC_TARGET_RESET                0x66    /* Target Reset. */
 582 #define MBC_CLEAR_TASK_SET              0x67    /* Clear Task Set. */
 583 #define MBC_ABORT_TASK_SET              0x68    /* Abort Task Set. */
 584 #define MBC_GET_FIRMWARE_STATE          0x69    /* Get firmware state. */
 585 #define MBC_GET_PORT_NAME               0x6a    /* Get port name. */
 586 #define MBC_GET_LINK_STATUS             0x6b    /* Get port link status. */
 587 #define MBC_LIP_RESET                   0x6c    /* LIP reset. */
 588 #define MBC_SEND_SNS_COMMAND            0x6e    /* Send Simple Name Server */
 589                                                 /* commandd. */
 590 #define MBC_LOGIN_FABRIC_PORT           0x6f    /* Login fabric port. */
 591 #define MBC_SEND_CHANGE_REQUEST         0x70    /* Send Change Request. */
 592 #define MBC_LOGOUT_FABRIC_PORT          0x71    /* Logout fabric port. */
 593 #define MBC_LIP_FULL_LOGIN              0x72    /* Full login LIP. */
 594 #define MBC_LOGIN_LOOP_PORT             0x74    /* Login Loop Port. */
 595 #define MBC_PORT_NODE_NAME_LIST         0x75    /* Get port/node name list. */
 596 #define MBC_INITIALIZE_RECEIVE_QUEUE    0x77    /* Initialize receive queue */
 597 #define MBC_UNLOAD_IP                   0x79    /* Shutdown IP */
 598 #define MBC_GET_ID_LIST                 0x7C    /* Get Port ID list. */
 599 #define MBC_SEND_LFA_COMMAND            0x7D    /* Send Loop Fabric Address */
 600 #define MBC_LUN_RESET                   0x7E    /* Send LUN reset */
 601
 602 /*
 603  * ISP24xx mailbox commands
 604  */
 605 #define MBC_SERDES_PARAMS               0x10    /* Serdes Tx Parameters. */
 606 #define MBC_GET_IOCB_STATUS             0x12    /* Get IOCB status command. */
 607 #define MBC_PORT_PARAMS                 0x1A    /* Port iDMA Parameters. */
 608 #define MBC_GET_TIMEOUT_PARAMS          0x22    /* Get FW timeouts. */
 609 #define MBC_TRACE_CONTROL               0x27    /* Trace control command. */
 610 #define MBC_GEN_SYSTEM_ERROR            0x2a    /* Generate System Error. */
 611 #define MBC_WRITE_SFP                   0x30    /* Write SFP Data. */
 612 #define MBC_READ_SFP                    0x31    /* Read SFP Data. */
 613 #define MBC_SET_TIMEOUT_PARAMS          0x32    /* Set FW timeouts. */
 614 #define MBC_MID_INITIALIZE_FIRMWARE     0x48    /* MID Initialize firmware. */
 615 #define MBC_MID_GET_VP_DATABASE         0x49    /* MID Get VP Database. */
 616 #define MBC_MID_GET_VP_ENTRY            0x4a    /* MID Get VP Entry. */
 617 #define MBC_HOST_MEMORY_COPY            0x53    /* Host Memory Copy. */
 618 #define MBC_SEND_RNFT_ELS               0x5e    /* Send RNFT ELS request */
 619 #define MBC_GET_LINK_PRIV_STATS         0x6d    /* Get link & private data. */
 620 #define MBC_SET_VENDOR_ID               0x76    /* Set Vendor ID. */
 621
 622 /* Firmware return data sizes */
 623 #define FCAL_MAP_SIZE   128
 624
 625 /* Mailbox bit definitions for out_mb and in_mb */
 626 #define MBX_31          BIT_31
 627 #define MBX_30          BIT_30
 628 #define MBX_29          BIT_29
 629 #define MBX_28          BIT_28
 630 #define MBX_27          BIT_27
 631 #define MBX_26          BIT_26
 632 #define MBX_25          BIT_25
 633 #define MBX_24          BIT_24
 634 #define MBX_23          BIT_23
 635 #define MBX_22          BIT_22
 636 #define MBX_21          BIT_21
 637 #define MBX_20          BIT_20
 638 #define MBX_19          BIT_19
 639 #define MBX_18          BIT_18
 640 #define MBX_17          BIT_17
 641 #define MBX_16          BIT_16
 642 #define MBX_15          BIT_15
 643 #define MBX_14          BIT_14
 644 #define MBX_13          BIT_13
 645 #define MBX_12          BIT_12
 646 #define MBX_11          BIT_11
 647 #define MBX_10          BIT_10
 648 #define MBX_9           BIT_9
 649 #define MBX_8           BIT_8
 650 #define MBX_7           BIT_7
 651 #define MBX_6           BIT_6
 652 #define MBX_5           BIT_5
 653 #define MBX_4           BIT_4
 654 #define MBX_3           BIT_3
 655 #define MBX_2           BIT_2
 656 #define MBX_1           BIT_1
 657 #define MBX_0           BIT_0
 658
 659 /*
 660  * Firmware state codes from get firmware state mailbox command
 661  */
 662 #define FSTATE_CONFIG_WAIT      0
 663 #define FSTATE_WAIT_AL_PA       1
 664 #define FSTATE_WAIT_LOGIN       2
 665 #define FSTATE_READY            3
 666 #define FSTATE_LOSS_OF_SYNC     4
 667 #define FSTATE_ERROR            5
 668 #define FSTATE_REINIT           6
 669 #define FSTATE_NON_PART         7
 670
 671 #define FSTATE_CONFIG_CORRECT      0
 672 #define FSTATE_P2P_RCV_LIP         1
 673 #define FSTATE_P2P_CHOOSE_LOOP     2
 674 #define FSTATE_P2P_RCV_UNIDEN_LIP  3
 675 #define FSTATE_FATAL_ERROR         4
 676 #define FSTATE_LOOP_BACK_CONN      5
 677
 678 /*
 679  * Port Database structure definition
 680  * Little endian except where noted.
 681  */
 682 #define PORT_DATABASE_SIZE      128     /* bytes */
 683 typedef struct {
 684         uint8_t options;
 685         uint8_t control;
 686         uint8_t master_state;
 687         uint8_t slave_state;
 688         uint8_t reserved[2];
 689         uint8_t hard_address;
 690         uint8_t reserved_1;
 691         uint8_t port_id[4];
 692         uint8_t node_name[WWN_SIZE];
 693         uint8_t port_name[WWN_SIZE];
 694         uint16_t execution_throttle;
 695         uint16_t execution_count;
 696         uint8_t reset_count;
 697         uint8_t reserved_2;
 698         uint16_t resource_allocation;
 699         uint16_t current_allocation;
 700         uint16_t queue_head;
 701         uint16_t queue_tail;
 702         uint16_t transmit_execution_list_next;
 703         uint16_t transmit_execution_list_previous;
 704         uint16_t common_features;
 705         uint16_t total_concurrent_sequences;
 706         uint16_t RO_by_information_category;
 707         uint8_t recipient;
 708         uint8_t initiator;
 709         uint16_t receive_data_size;
 710         uint16_t concurrent_sequences;
 711         uint16_t open_sequences_per_exchange;
 712         uint16_t lun_abort_flags;
 713         uint16_t lun_stop_flags;
 714         uint16_t stop_queue_head;
 715         uint16_t stop_queue_tail;
 716         uint16_t port_retry_timer;
 717         uint16_t next_sequence_id;
 718         uint16_t frame_count;
 719         uint16_t PRLI_payload_length;
 720         uint8_t prli_svc_param_word_0[2];       /* Big endian */
 721                                                 /* Bits 15-0 of word 0 */
 722         uint8_t prli_svc_param_word_3[2];       /* Big endian */
 723                                                 /* Bits 15-0 of word 3 */
 724         uint16_t loop_id;
 725         uint16_t extended_lun_info_list_pointer;
 726         uint16_t extended_lun_stop_list_pointer;
 727 } port_database_t;
 728
 729 /*
 730  * Port database slave/master states
 731  */
 732 #define PD_STATE_DISCOVERY                      0
 733 #define PD_STATE_WAIT_DISCOVERY_ACK             1
 734 #define PD_STATE_PORT_LOGIN                     2
 735 #define PD_STATE_WAIT_PORT_LOGIN_ACK            3
 736 #define PD_STATE_PROCESS_LOGIN                  4
 737 #define PD_STATE_WAIT_PROCESS_LOGIN_ACK         5
 738 #define PD_STATE_PORT_LOGGED_IN                 6
 739 #define PD_STATE_PORT_UNAVAILABLE               7
 740 #define PD_STATE_PROCESS_LOGOUT                 8
 741 #define PD_STATE_WAIT_PROCESS_LOGOUT_ACK        9
 742 #define PD_STATE_PORT_LOGOUT                    10
 743 #define PD_STATE_WAIT_PORT_LOGOUT_ACK           11
 744
 745
 746 #define QLA_ZIO_MODE_6          (BIT_2 | BIT_1)
 747 #define QLA_ZIO_DISABLED        0
 748 #define QLA_ZIO_DEFAULT_TIMER   2
 749
 750 /*
 751  * ISP Initialization Control Block.
 752  * Little endian except where noted.
 753  */
 754 #define ICB_VERSION 1
 755 typedef struct {
 756         uint8_t  version;
 757         uint8_t  reserved_1;
 758
 759         /*
 760          * LSB BIT 0  = Enable Hard Loop Id
 761          * LSB BIT 1  = Enable Fairness
 762          * LSB BIT 2  = Enable Full-Duplex
 763          * LSB BIT 3  = Enable Fast Posting
 764          * LSB BIT 4  = Enable Target Mode
 765          * LSB BIT 5  = Disable Initiator Mode
 766          * LSB BIT 6  = Enable ADISC
 767          * LSB BIT 7  = Enable Target Inquiry Data
 768          *
 769          * MSB BIT 0  = Enable PDBC Notify
 770          * MSB BIT 1  = Non Participating LIP
 771          * MSB BIT 2  = Descending Loop ID Search
 772          * MSB BIT 3  = Acquire Loop ID in LIPA
 773          * MSB BIT 4  = Stop PortQ on Full Status
 774          * MSB BIT 5  = Full Login after LIP
 775          * MSB BIT 6  = Node Name Option
 776          * MSB BIT 7  = Ext IFWCB enable bit
 777          */
 778         uint8_t  firmware_options[2];
 779
 780         uint16_t frame_payload_size;
 781         uint16_t max_iocb_allocation;
 782         uint16_t execution_throttle;
 783         uint8_t  retry_count;
 784         uint8_t  retry_delay;                   /* unused */
 785         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
 786         uint16_t hard_address;
 787         uint8_t  inquiry_data;
 788         uint8_t  login_timeout;
 789         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
 790
 791         uint16_t request_q_outpointer;
 792         uint16_t response_q_inpointer;
 793         uint16_t request_q_length;
 794         uint16_t response_q_length;
 795         uint32_t request_q_address[2];
 796         uint32_t response_q_address[2];
 797
 798         uint16_t lun_enables;
 799         uint8_t  command_resource_count;
 800         uint8_t  immediate_notify_resource_count;
 801         uint16_t timeout;
 802         uint8_t  reserved_2[2];
 803
 804         /*
 805          * LSB BIT 0 = Timer Operation mode bit 0
 806          * LSB BIT 1 = Timer Operation mode bit 1
 807          * LSB BIT 2 = Timer Operation mode bit 2
 808          * LSB BIT 3 = Timer Operation mode bit 3
 809          * LSB BIT 4 = Init Config Mode bit 0
 810          * LSB BIT 5 = Init Config Mode bit 1
 811          * LSB BIT 6 = Init Config Mode bit 2
 812          * LSB BIT 7 = Enable Non part on LIHA failure
 813          *
 814          * MSB BIT 0 = Enable class 2
 815          * MSB BIT 1 = Enable ACK0
 816          * MSB BIT 2 =
 817          * MSB BIT 3 =
 818          * MSB BIT 4 = FC Tape Enable
 819          * MSB BIT 5 = Enable FC Confirm
 820          * MSB BIT 6 = Enable command queuing in target mode
 821          * MSB BIT 7 = No Logo On Link Down
 822          */
 823         uint8_t  add_firmware_options[2];
 824
 825         uint8_t  response_accumulation_timer;
 826         uint8_t  interrupt_delay_timer;
 827
 828         /*
 829          * LSB BIT 0 = Enable Read xfr_rdy
 830          * LSB BIT 1 = Soft ID only
 831          * LSB BIT 2 =
 832          * LSB BIT 3 =
 833          * LSB BIT 4 = FCP RSP Payload [0]
 834          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
 835          * LSB BIT 6 = Enable Out-of-Order frame handling
 836          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
 837          *
 838          * MSB BIT 0 = Sbus enable - 2300
 839          * MSB BIT 1 =
 840          * MSB BIT 2 =
 841          * MSB BIT 3 =
 842          * MSB BIT 4 = LED mode
 843          * MSB BIT 5 = enable 50 ohm termination
 844          * MSB BIT 6 = Data Rate (2300 only)
 845          * MSB BIT 7 = Data Rate (2300 only)
 846          */
 847         uint8_t  special_options[2];
 848
 849         uint8_t  reserved_3[26];
 850 } init_cb_t;
 851
 852 /*
 853  * Get Link Status mailbox command return buffer.
 854  */
 855 #define GLSO_SEND_RPS   BIT_0
 856 #define GLSO_USE_DID    BIT_3
 857
 858 struct link_statistics {
 859         uint32_t link_fail_cnt;
 860         uint32_t loss_sync_cnt;
 861         uint32_t loss_sig_cnt;
 862         uint32_t prim_seq_err_cnt;
 863         uint32_t inval_xmit_word_cnt;
 864         uint32_t inval_crc_cnt;
 865         uint32_t lip_cnt;
 866         uint32_t unused1[0x1a];
 867         uint32_t tx_frames;
 868         uint32_t rx_frames;
 869         uint32_t dumped_frames;
 870         uint32_t unused2[2];
 871         uint32_t nos_rcvd;
 872 };
 873
 874 /*
 875  * NVRAM Command values.
 876  */
 877 #define NV_START_BIT            BIT_2
 878 #define NV_WRITE_OP             (BIT_26+BIT_24)
 879 #define NV_READ_OP              (BIT_26+BIT_25)
 880 #define NV_ERASE_OP             (BIT_26+BIT_25+BIT_24)
 881 #define NV_MASK_OP              (BIT_26+BIT_25+BIT_24)
 882 #define NV_DELAY_COUNT          10
 883
 884 /*
 885  * QLogic ISP2100, ISP2200 and ISP2300 NVRAM structure definition.
 886  */
 887 typedef struct {
 888         /*
 889          * NVRAM header
 890          */
 891         uint8_t id[4];
 892         uint8_t nvram_version;
 893         uint8_t reserved_0;
 894
 895         /*
 896          * NVRAM RISC parameter block
 897          */
 898         uint8_t parameter_block_version;
 899         uint8_t reserved_1;
 900
 901         /*
 902          * LSB BIT 0  = Enable Hard Loop Id
 903          * LSB BIT 1  = Enable Fairness
 904          * LSB BIT 2  = Enable Full-Duplex
 905          * LSB BIT 3  = Enable Fast Posting
 906          * LSB BIT 4  = Enable Target Mode
 907          * LSB BIT 5  = Disable Initiator Mode
 908          * LSB BIT 6  = Enable ADISC
 909          * LSB BIT 7  = Enable Target Inquiry Data
 910          *
 911          * MSB BIT 0  = Enable PDBC Notify
 912          * MSB BIT 1  = Non Participating LIP
 913          * MSB BIT 2  = Descending Loop ID Search
 914          * MSB BIT 3  = Acquire Loop ID in LIPA
 915          * MSB BIT 4  = Stop PortQ on Full Status
 916          * MSB BIT 5  = Full Login after LIP
 917          * MSB BIT 6  = Node Name Option
 918          * MSB BIT 7  = Ext IFWCB enable bit
 919          */
 920         uint8_t  firmware_options[2];
 921
 922         uint16_t frame_payload_size;
 923         uint16_t max_iocb_allocation;
 924         uint16_t execution_throttle;
 925         uint8_t  retry_count;
 926         uint8_t  retry_delay;                   /* unused */
 927         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
 928         uint16_t hard_address;
 929         uint8_t  inquiry_data;
 930         uint8_t  login_timeout;
 931         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
 932
 933         /*
 934          * LSB BIT 0 = Timer Operation mode bit 0
 935          * LSB BIT 1 = Timer Operation mode bit 1
 936          * LSB BIT 2 = Timer Operation mode bit 2
 937          * LSB BIT 3 = Timer Operation mode bit 3
 938          * LSB BIT 4 = Init Config Mode bit 0
 939          * LSB BIT 5 = Init Config Mode bit 1
 940          * LSB BIT 6 = Init Config Mode bit 2
 941          * LSB BIT 7 = Enable Non part on LIHA failure
 942          *
 943          * MSB BIT 0 = Enable class 2
 944          * MSB BIT 1 = Enable ACK0
 945          * MSB BIT 2 =
 946          * MSB BIT 3 =
 947          * MSB BIT 4 = FC Tape Enable
 948          * MSB BIT 5 = Enable FC Confirm
 949          * MSB BIT 6 = Enable command queuing in target mode
 950          * MSB BIT 7 = No Logo On Link Down
 951          */
 952         uint8_t  add_firmware_options[2];
 953
 954         uint8_t  response_accumulation_timer;
 955         uint8_t  interrupt_delay_timer;
 956
 957         /*
 958          * LSB BIT 0 = Enable Read xfr_rdy
 959          * LSB BIT 1 = Soft ID only
 960          * LSB BIT 2 =
 961          * LSB BIT 3 =
 962          * LSB BIT 4 = FCP RSP Payload [0]
 963          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
 964          * LSB BIT 6 = Enable Out-of-Order frame handling
 965          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
 966          *
 967          * MSB BIT 0 = Sbus enable - 2300
 968          * MSB BIT 1 =
 969          * MSB BIT 2 =
 970          * MSB BIT 3 =
 971          * MSB BIT 4 = LED mode
 972          * MSB BIT 5 = enable 50 ohm termination
 973          * MSB BIT 6 = Data Rate (2300 only)
 974          * MSB BIT 7 = Data Rate (2300 only)
 975          */
 976         uint8_t  special_options[2];
 977
 978         /* Reserved for expanded RISC parameter block */
 979         uint8_t reserved_2[22];
 980
 981         /*
 982          * LSB BIT 0 = Tx Sensitivity 1G bit 0
 983          * LSB BIT 1 = Tx Sensitivity 1G bit 1
 984          * LSB BIT 2 = Tx Sensitivity 1G bit 2
 985          * LSB BIT 3 = Tx Sensitivity 1G bit 3
 986          * LSB BIT 4 = Rx Sensitivity 1G bit 0
 987          * LSB BIT 5 = Rx Sensitivity 1G bit 1
 988          * LSB BIT 6 = Rx Sensitivity 1G bit 2
 989          * LSB BIT 7 = Rx Sensitivity 1G bit 3
 990          *
 991          * MSB BIT 0 = Tx Sensitivity 2G bit 0
 992          * MSB BIT 1 = Tx Sensitivity 2G bit 1
 993          * MSB BIT 2 = Tx Sensitivity 2G bit 2
 994          * MSB BIT 3 = Tx Sensitivity 2G bit 3
 995          * MSB BIT 4 = Rx Sensitivity 2G bit 0
 996          * MSB BIT 5 = Rx Sensitivity 2G bit 1
 997          * MSB BIT 6 = Rx Sensitivity 2G bit 2
 998          * MSB BIT 7 = Rx Sensitivity 2G bit 3
 999          *
1000          * LSB BIT 0 = Output Swing 1G bit 0
1001          * LSB BIT 1 = Output Swing 1G bit 1
1002          * LSB BIT 2 = Output Swing 1G bit 2
1003          * LSB BIT 3 = Output Emphasis 1G bit 0
1004          * LSB BIT 4 = Output Emphasis 1G bit 1
1005          * LSB BIT 5 = Output Swing 2G bit 0
1006          * LSB BIT 6 = Output Swing 2G bit 1
1007          * LSB BIT 7 = Output Swing 2G bit 2
1008          *
1009          * MSB BIT 0 = Output Emphasis 2G bit 0
1010          * MSB BIT 1 = Output Emphasis 2G bit 1
1011          * MSB BIT 2 = Output Enable
1012          * MSB BIT 3 =
1013          * MSB BIT 4 =
1014          * MSB BIT 5 =
1015          * MSB BIT 6 =
1016          * MSB BIT 7 =
1017          */
1018         uint8_t seriallink_options[4];
1019
1020         /*
1021          * NVRAM host parameter block
1022          *
1023          * LSB BIT 0 = Enable spinup delay
1024          * LSB BIT 1 = Disable BIOS
1025          * LSB BIT 2 = Enable Memory Map BIOS
1026          * LSB BIT 3 = Enable Selectable Boot
1027          * LSB BIT 4 = Disable RISC code load
1028          * LSB BIT 5 = Set cache line size 1
1029          * LSB BIT 6 = PCI Parity Disable
1030          * LSB BIT 7 = Enable extended logging
1031          *
1032          * MSB BIT 0 = Enable 64bit addressing
1033          * MSB BIT 1 = Enable lip reset
1034          * MSB BIT 2 = Enable lip full login
1035          * MSB BIT 3 = Enable target reset
1036          * MSB BIT 4 = Enable database storage
1037          * MSB BIT 5 = Enable cache flush read
1038          * MSB BIT 6 = Enable database load
1039          * MSB BIT 7 = Enable alternate WWN
1040          */
1041         uint8_t host_p[2];
1042
1043         uint8_t boot_node_name[WWN_SIZE];
1044         uint8_t boot_lun_number;
1045         uint8_t reset_delay;
1046         uint8_t port_down_retry_count;
1047         uint8_t boot_id_number;
1048         uint16_t max_luns_per_target;
1049         uint8_t fcode_boot_port_name[WWN_SIZE];
1050         uint8_t alternate_port_name[WWN_SIZE];
1051         uint8_t alternate_node_name[WWN_SIZE];
1052
1053         /*
1054          * BIT 0 = Selective Login
1055          * BIT 1 = Alt-Boot Enable
1056          * BIT 2 =
1057          * BIT 3 = Boot Order List
1058          * BIT 4 =
1059          * BIT 5 = Selective LUN
1060          * BIT 6 =
1061          * BIT 7 = unused
1062          */
1063         uint8_t efi_parameters;
1064
1065         uint8_t link_down_timeout;
1066
1067         uint8_t adapter_id[16];
1068
1069         uint8_t alt1_boot_node_name[WWN_SIZE];
1070         uint16_t alt1_boot_lun_number;
1071         uint8_t alt2_boot_node_name[WWN_SIZE];
1072         uint16_t alt2_boot_lun_number;
1073         uint8_t alt3_boot_node_name[WWN_SIZE];
1074         uint16_t alt3_boot_lun_number;
1075         uint8_t alt4_boot_node_name[WWN_SIZE];
1076         uint16_t alt4_boot_lun_number;
1077         uint8_t alt5_boot_node_name[WWN_SIZE];
1078         uint16_t alt5_boot_lun_number;
1079         uint8_t alt6_boot_node_name[WWN_SIZE];
1080         uint16_t alt6_boot_lun_number;
1081         uint8_t alt7_boot_node_name[WWN_SIZE];
1082         uint16_t alt7_boot_lun_number;
1083
1084         uint8_t reserved_3[2];
1085
1086         /* Offset 200-215 : Model Number */
1087         uint8_t model_number[16];
1088
1089         /* OEM related items */
1090         uint8_t oem_specific[16];
1091
1092         /*
1093          * NVRAM Adapter Features offset 232-239
1094          *
1095          * LSB BIT 0 = External GBIC
1096          * LSB BIT 1 = Risc RAM parity
1097          * LSB BIT 2 = Buffer Plus Module
1098          * LSB BIT 3 = Multi Chip Adapter
1099          * LSB BIT 4 = Internal connector
1100          * LSB BIT 5 =
1101          * LSB BIT 6 =
1102          * LSB BIT 7 =
1103          *
1104          * MSB BIT 0 =
1105          * MSB BIT 1 =
1106          * MSB BIT 2 =
1107          * MSB BIT 3 =
1108          * MSB BIT 4 =
1109          * MSB BIT 5 =
1110          * MSB BIT 6 =
1111          * MSB BIT 7 =
1112          */
1113         uint8_t adapter_features[2];
1114
1115         uint8_t reserved_4[16];
1116
1117         /* Subsystem vendor ID for ISP2200 */
1118         uint16_t subsystem_vendor_id_2200;
1119
1120         /* Subsystem device ID for ISP2200 */
1121         uint16_t subsystem_device_id_2200;
1122
1123         uint8_t  reserved_5;
1124         uint8_t  checksum;
1125 } nvram_t;
1126
1127 /*
1128  * ISP queue - response queue entry definition.
1129  */
1130 typedef struct {
1131         uint8_t         data[60];
1132         uint32_t        signature;
1133 #define RESPONSE_PROCESSED      0xDEADDEAD      /* Signature */
1134 } response_t;
1135
1136 typedef union {
1137         uint16_t extended;
1138         struct {
1139                 uint8_t reserved;
1140                 uint8_t standard;
1141         } id;
1142 } target_id_t;
1143
1144 #define SET_TARGET_ID(ha, to, from)                     \
1145 do {                                                    \
1146         if (HAS_EXTENDED_IDS(ha))                       \
1147                 to.extended = cpu_to_le16(from);        \
1148         else                                            \
1149                 to.id.standard = (uint8_t)from;         \
1150 } while (0)
1151
1152 /*
1153  * ISP queue - command entry structure definition.
1154  */
1155 #define COMMAND_TYPE    0x11            /* Command entry */
1156 typedef struct {
1157         uint8_t entry_type;             /* Entry type. */
1158         uint8_t entry_count;            /* Entry count. */
1159         uint8_t sys_define;             /* System defined. */
1160         uint8_t entry_status;           /* Entry Status. */
1161         uint32_t handle;                /* System handle. */
1162         target_id_t target;             /* SCSI ID */
1163         uint16_t lun;                   /* SCSI LUN */
1164         uint16_t control_flags;         /* Control flags. */
1165 #define CF_WRITE        BIT_6
1166 #define CF_READ         BIT_5
1167 #define CF_SIMPLE_TAG   BIT_3
1168 #define CF_ORDERED_TAG  BIT_2
1169 #define CF_HEAD_TAG     BIT_1
1170         uint16_t reserved_1;
1171         uint16_t timeout;               /* Command timeout. */
1172         uint16_t dseg_count;            /* Data segment count. */
1173         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1174         uint32_t byte_count;            /* Total byte count. */
1175         uint32_t dseg_0_address;        /* Data segment 0 address. */
1176         uint32_t dseg_0_length;         /* Data segment 0 length. */
1177         uint32_t dseg_1_address;        /* Data segment 1 address. */
1178         uint32_t dseg_1_length;         /* Data segment 1 length. */
1179         uint32_t dseg_2_address;        /* Data segment 2 address. */
1180         uint32_t dseg_2_length;         /* Data segment 2 length. */
1181 } cmd_entry_t;
1182
1183 /*
1184  * ISP queue - 64-Bit addressing, command entry structure definition.
1185  */
1186 #define COMMAND_A64_TYPE        0x19    /* Command A64 entry */
1187 typedef struct {
1188         uint8_t entry_type;             /* Entry type. */
1189         uint8_t entry_count;            /* Entry count. */
1190         uint8_t sys_define;             /* System defined. */
1191         uint8_t entry_status;           /* Entry Status. */
1192         uint32_t handle;                /* System handle. */
1193         target_id_t target;             /* SCSI ID */
1194         uint16_t lun;                   /* SCSI LUN */
1195         uint16_t control_flags;         /* Control flags. */
1196         uint16_t reserved_1;
1197         uint16_t timeout;               /* Command timeout. */
1198         uint16_t dseg_count;            /* Data segment count. */
1199         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1200         uint32_t byte_count;            /* Total byte count. */
1201         uint32_t dseg_0_address[2];     /* Data segment 0 address. */
1202         uint32_t dseg_0_length;         /* Data segment 0 length. */
1203         uint32_t dseg_1_address[2];     /* Data segment 1 address. */
1204         uint32_t dseg_1_length;         /* Data segment 1 length. */
1205 } cmd_a64_entry_t, request_t;
1206
1207 /*
1208  * ISP queue - continuation entry structure definition.
1209  */
1210 #define CONTINUE_TYPE           0x02    /* Continuation entry. */
1211 typedef struct {
1212         uint8_t entry_type;             /* Entry type. */
1213         uint8_t entry_count;            /* Entry count. */
1214         uint8_t sys_define;             /* System defined. */
1215         uint8_t entry_status;           /* Entry Status. */
1216         uint32_t reserved;
1217         uint32_t dseg_0_address;        /* Data segment 0 address. */
1218         uint32_t dseg_0_length;         /* Data segment 0 length. */
1219         uint32_t dseg_1_address;        /* Data segment 1 address. */
1220         uint32_t dseg_1_length;         /* Data segment 1 length. */
1221         uint32_t dseg_2_address;        /* Data segment 2 address. */
1222         uint32_t dseg_2_length;         /* Data segment 2 length. */
1223         uint32_t dseg_3_address;        /* Data segment 3 address. */
1224         uint32_t dseg_3_length;         /* Data segment 3 length. */
1225         uint32_t dseg_4_address;        /* Data segment 4 address. */
1226         uint32_t dseg_4_length;         /* Data segment 4 length. */
1227         uint32_t dseg_5_address;        /* Data segment 5 address. */
1228         uint32_t dseg_5_length;         /* Data segment 5 length. */
1229         uint32_t dseg_6_address;        /* Data segment 6 address. */
1230         uint32_t dseg_6_length;         /* Data segment 6 length. */
1231 } cont_entry_t;
1232
1233 /*
1234  * ISP queue - 64-Bit addressing, continuation entry structure definition.
1235  */
1236 #define CONTINUE_A64_TYPE       0x0A    /* Continuation A64 entry. */
1237 typedef struct {
1238         uint8_t entry_type;             /* Entry type. */
1239         uint8_t entry_count;            /* Entry count. */
1240         uint8_t sys_define;             /* System defined. */
1241         uint8_t entry_status;           /* Entry Status. */
1242         uint32_t dseg_0_address[2];     /* Data segment 0 address. */
1243         uint32_t dseg_0_length;         /* Data segment 0 length. */
1244         uint32_t dseg_1_address[2];     /* Data segment 1 address. */
1245         uint32_t dseg_1_length;         /* Data segment 1 length. */
1246         uint32_t dseg_2_address [2];    /* Data segment 2 address. */
1247         uint32_t dseg_2_length;         /* Data segment 2 length. */
1248         uint32_t dseg_3_address[2];     /* Data segment 3 address. */
1249         uint32_t dseg_3_length;         /* Data segment 3 length. */
1250         uint32_t dseg_4_address[2];     /* Data segment 4 address. */
1251         uint32_t dseg_4_length;         /* Data segment 4 length. */
1252 } cont_a64_entry_t;
1253
1254 /*
1255  * ISP queue - status entry structure definition.
1256  */
1257 #define STATUS_TYPE     0x03            /* Status entry. */
1258 typedef struct {
1259         uint8_t entry_type;             /* Entry type. */
1260         uint8_t entry_count;            /* Entry count. */
1261         uint8_t sys_define;             /* System defined. */
1262         uint8_t entry_status;           /* Entry Status. */
1263         uint32_t handle;                /* System handle. */
1264         uint16_t scsi_status;           /* SCSI status. */
1265         uint16_t comp_status;           /* Completion status. */
1266         uint16_t state_flags;           /* State flags. */
1267         uint16_t status_flags;          /* Status flags. */
1268         uint16_t rsp_info_len;          /* Response Info Length. */
1269         uint16_t req_sense_length;      /* Request sense data length. */
1270         uint32_t residual_length;       /* Residual transfer length. */
1271         uint8_t rsp_info[8];            /* FCP response information. */
1272         uint8_t req_sense_data[32];     /* Request sense data. */
1273 } sts_entry_t;
1274
1275 /*
1276  * Status entry entry status
1277  */
1278 #define RF_RQ_DMA_ERROR BIT_6           /* Request Queue DMA error. */
1279 #define RF_INV_E_ORDER  BIT_5           /* Invalid entry order. */
1280 #define RF_INV_E_COUNT  BIT_4           /* Invalid entry count. */
1281 #define RF_INV_E_PARAM  BIT_3           /* Invalid entry parameter. */
1282 #define RF_INV_E_TYPE   BIT_2           /* Invalid entry type. */
1283 #define RF_BUSY         BIT_1           /* Busy */
1284 #define RF_MASK         (RF_RQ_DMA_ERROR | RF_INV_E_ORDER | RF_INV_E_COUNT | \
1285                          RF_INV_E_PARAM | RF_INV_E_TYPE | RF_BUSY)
1286 #define RF_MASK_24XX    (RF_INV_E_ORDER | RF_INV_E_COUNT | RF_INV_E_PARAM | \
1287                          RF_INV_E_TYPE)
1288
1289 /*
1290  * Status entry SCSI status bit definitions.
1291  */
1292 #define SS_MASK                         0xfff   /* Reserved bits BIT_12-BIT_15*/
1293 #define SS_RESIDUAL_UNDER               BIT_11
1294 #define SS_RESIDUAL_OVER                BIT_10
1295 #define SS_SENSE_LEN_VALID              BIT_9
1296 #define SS_RESPONSE_INFO_LEN_VALID      BIT_8
1297
1298 #define SS_RESERVE_CONFLICT             (BIT_4 | BIT_3)
1299 #define SS_BUSY_CONDITION               BIT_3
1300 #define SS_CONDITION_MET                BIT_2
1301 #define SS_CHECK_CONDITION              BIT_1
1302
1303 /*
1304  * Status entry completion status
1305  */
1306 #define CS_COMPLETE             0x0     /* No errors */
1307 #define CS_INCOMPLETE           0x1     /* Incomplete transfer of cmd. */
1308 #define CS_DMA                  0x2     /* A DMA direction error. */
1309 #define CS_TRANSPORT            0x3     /* Transport error. */
1310 #define CS_RESET                0x4     /* SCSI bus reset occurred */
1311 #define CS_ABORTED              0x5     /* System aborted command. */
1312 #define CS_TIMEOUT              0x6     /* Timeout error. */
1313 #define CS_DATA_OVERRUN         0x7     /* Data overrun. */
1314
1315 #define CS_DATA_UNDERRUN        0x15    /* Data Underrun. */
1316 #define CS_QUEUE_FULL           0x1C    /* Queue Full. */
1317 #define CS_PORT_UNAVAILABLE     0x28    /* Port unavailable */
1318                                         /* (selection timeout) */
1319 #define CS_PORT_LOGGED_OUT      0x29    /* Port Logged Out */
1320 #define CS_PORT_CONFIG_CHG      0x2A    /* Port Configuration Changed */
1321 #define CS_PORT_BUSY            0x2B    /* Port Busy */
1322 #define CS_COMPLETE_CHKCOND     0x30    /* Error? */
1323 #define CS_BAD_PAYLOAD          0x80    /* Driver defined */
1324 #define CS_UNKNOWN              0x81    /* Driver defined */
1325 #define CS_RETRY                0x82    /* Driver defined */
1326 #define CS_LOOP_DOWN_ABORT      0x83    /* Driver defined */
1327
1328 /*
1329  * Status entry status flags
1330  */
1331 #define SF_ABTS_TERMINATED      BIT_10
1332 #define SF_LOGOUT_SENT          BIT_13
1333
1334 /*
1335  * ISP queue - status continuation entry structure definition.
1336  */
1337 #define STATUS_CONT_TYPE        0x10    /* Status continuation entry. */
1338 typedef struct {
1339         uint8_t entry_type;             /* Entry type. */
1340         uint8_t entry_count;            /* Entry count. */
1341         uint8_t sys_define;             /* System defined. */
1342         uint8_t entry_status;           /* Entry Status. */
1343         uint8_t data[60];               /* data */
1344 } sts_cont_entry_t;
1345
1346 /*
1347  * ISP queue -  RIO Type 1 status entry (32 bit I/O entry handles)
1348  *              structure definition.
1349  */
1350 #define STATUS_TYPE_21 0x21             /* Status entry. */
1351 typedef struct {
1352         uint8_t entry_type;             /* Entry type. */
1353         uint8_t entry_count;            /* Entry count. */
1354         uint8_t handle_count;           /* Handle count. */
1355         uint8_t entry_status;           /* Entry Status. */
1356         uint32_t handle[15];            /* System handles. */
1357 } sts21_entry_t;
1358
1359 /*
1360  * ISP queue -  RIO Type 2 status entry (16 bit I/O entry handles)
1361  *              structure definition.
1362  */
1363 #define STATUS_TYPE_22  0x22            /* Status entry. */
1364 typedef struct {
1365         uint8_t entry_type;             /* Entry type. */
1366         uint8_t entry_count;            /* Entry count. */
1367         uint8_t handle_count;           /* Handle count. */
1368         uint8_t entry_status;           /* Entry Status. */
1369         uint16_t handle[30];            /* System handles. */
1370 } sts22_entry_t;
1371
1372 /*
1373  * ISP queue - marker entry structure definition.
1374  */
1375 #define MARKER_TYPE     0x04            /* Marker entry. */
1376 typedef struct {
1377         uint8_t entry_type;             /* Entry type. */
1378         uint8_t entry_count;            /* Entry count. */
1379         uint8_t handle_count;           /* Handle count. */
1380         uint8_t entry_status;           /* Entry Status. */
1381         uint32_t sys_define_2;          /* System defined. */
1382         target_id_t target;             /* SCSI ID */
1383         uint8_t modifier;               /* Modifier (7-0). */
1384 #define MK_SYNC_ID_LUN  0               /* Synchronize ID/LUN */
1385 #define MK_SYNC_ID      1               /* Synchronize ID */
1386 #define MK_SYNC_ALL     2               /* Synchronize all ID/LUN */
1387 #define MK_SYNC_LIP     3               /* Synchronize all ID/LUN, */
1388                                         /* clear port changed, */
1389                                         /* use sequence number. */
1390         uint8_t reserved_1;
1391         uint16_t sequence_number;       /* Sequence number of event */
1392         uint16_t lun;                   /* SCSI LUN */
1393         uint8_t reserved_2[48];
1394 } mrk_entry_t;
1395
1396 /*
1397  * ISP queue - Management Server entry structure definition.
1398  */
1399 #define MS_IOCB_TYPE            0x29    /* Management Server IOCB entry */
1400 typedef struct {
1401         uint8_t entry_type;             /* Entry type. */
1402         uint8_t entry_count;            /* Entry count. */
1403         uint8_t handle_count;           /* Handle count. */
1404         uint8_t entry_status;           /* Entry Status. */
1405         uint32_t handle1;               /* System handle. */
1406         target_id_t loop_id;
1407         uint16_t status;
1408         uint16_t control_flags;         /* Control flags. */
1409         uint16_t reserved2;
1410         uint16_t timeout;
1411         uint16_t cmd_dsd_count;
1412         uint16_t total_dsd_count;
1413         uint8_t type;
1414         uint8_t r_ctl;
1415         uint16_t rx_id;
1416         uint16_t reserved3;
1417         uint32_t handle2;
1418         uint32_t rsp_bytecount;
1419         uint32_t req_bytecount;
1420         uint32_t dseg_req_address[2];   /* Data segment 0 address. */
1421         uint32_t dseg_req_length;       /* Data segment 0 length. */
1422         uint32_t dseg_rsp_address[2];   /* Data segment 1 address. */
1423         uint32_t dseg_rsp_length;       /* Data segment 1 length. */
1424 } ms_iocb_entry_t;
1425
1426
1427 /*
1428  * ISP queue - Mailbox Command entry structure definition.
1429  */
1430 #define MBX_IOCB_TYPE   0x39
1431 struct mbx_entry {
1432         uint8_t entry_type;
1433         uint8_t entry_count;
1434         uint8_t sys_define1;
1435         /* Use sys_define1 for source type */
1436 #define SOURCE_SCSI     0x00
1437 #define SOURCE_IP       0x01
1438 #define SOURCE_VI       0x02
1439 #define SOURCE_SCTP     0x03
1440 #define SOURCE_MP       0x04
1441 #define SOURCE_MPIOCTL  0x05
1442 #define SOURCE_ASYNC_IOCB 0x07
1443
1444         uint8_t entry_status;
1445
1446         uint32_t handle;
1447         target_id_t loop_id;
1448
1449         uint16_t status;
1450         uint16_t state_flags;
1451         uint16_t status_flags;
1452
1453         uint32_t sys_define2[2];
1454
1455         uint16_t mb0;
1456         uint16_t mb1;
1457         uint16_t mb2;
1458         uint16_t mb3;
1459         uint16_t mb6;
1460         uint16_t mb7;
1461         uint16_t mb9;
1462         uint16_t mb10;
1463         uint32_t reserved_2[2];
1464         uint8_t node_name[WWN_SIZE];
1465         uint8_t port_name[WWN_SIZE];
1466 };
1467
1468 /*
1469  * ISP request and response queue entry sizes
1470  */
1471 #define RESPONSE_ENTRY_SIZE     (sizeof(response_t))
1472 #define REQUEST_ENTRY_SIZE      (sizeof(request_t))
1473
1474
1475 /*
1476  * 24 bit port ID type definition.
1477  */
1478 typedef union {
1479         uint32_t b24 : 24;
1480
1481         struct {
1482 #ifdef __BIG_ENDIAN
1483                 uint8_t domain;
1484                 uint8_t area;
1485                 uint8_t al_pa;
1486 #elif __LITTLE_ENDIAN
1487                 uint8_t al_pa;
1488                 uint8_t area;
1489                 uint8_t domain;
1490 #else
1491 #error "__BIG_ENDIAN or __LITTLE_ENDIAN must be defined!"
1492 #endif
1493                 uint8_t rsvd_1;
1494         } b;
1495 } port_id_t;
1496 #define INVALID_PORT_ID 0xFFFFFF
1497
1498 /*
1499  * Switch info gathering structure.
1500  */
1501 typedef struct {
1502         port_id_t d_id;
1503         uint8_t node_name[WWN_SIZE];
1504         uint8_t port_name[WWN_SIZE];
1505         uint8_t fabric_port_name[WWN_SIZE];
1506         uint16_t fp_speed;
1507 } sw_info_t;
1508
1509 /*
1510  * Fibre channel port type.
1511  */
1512  typedef enum {
1513         FCT_UNKNOWN,
1514         FCT_RSCN,
1515         FCT_SWITCH,
1516         FCT_BROADCAST,
1517         FCT_INITIATOR,
1518         FCT_TARGET
1519 } fc_port_type_t;
1520
1521 /*
1522  * Fibre channel port structure.
1523  */
1524 typedef struct fc_port {
1525         struct list_head list;
1526         struct scsi_qla_host *vha;
1527
1528         uint8_t node_name[WWN_SIZE];
1529         uint8_t port_name[WWN_SIZE];
1530         port_id_t d_id;
1531         uint16_t loop_id;
1532         uint16_t old_loop_id;
1533
1534         uint8_t fabric_port_name[WWN_SIZE];
1535         uint16_t fp_speed;
1536
1537         fc_port_type_t port_type;
1538
1539         atomic_t state;
1540         uint32_t flags;
1541
1542         int port_login_retry_count;
1543         int login_retry;
1544         atomic_t port_down_timer;
1545
1546         struct fc_rport *rport, *drport;
1547         u32 supported_classes;
1548
1549         unsigned long last_queue_full;
1550         unsigned long last_ramp_up;
1551
1552         uint16_t vp_idx;
1553 } fc_port_t;
1554
1555 /*
1556  * Fibre channel port/lun states.
1557  */
1558 #define FCS_UNCONFIGURED        1
1559 #define FCS_DEVICE_DEAD         2
1560 #define FCS_DEVICE_LOST         3
1561 #define FCS_ONLINE              4
1562
1563 /*
1564  * FC port flags.
1565  */
1566 #define FCF_FABRIC_DEVICE       BIT_0
1567 #define FCF_LOGIN_NEEDED        BIT_1
1568 #define FCF_TAPE_PRESENT        BIT_2
1569
1570 /* No loop ID flag. */
1571 #define FC_NO_LOOP_ID           0x1000
1572
1573 /*
1574  * FC-CT interface
1575  *
1576  * NOTE: All structures are big-endian in form.
1577  */
1578
1579 #define CT_REJECT_RESPONSE      0x8001
1580 #define CT_ACCEPT_RESPONSE      0x8002
1581 #define CT_REASON_INVALID_COMMAND_CODE  0x01
1582 #define CT_REASON_CANNOT_PERFORM        0x09
1583 #define CT_REASON_COMMAND_UNSUPPORTED   0x0b
1584 #define CT_EXPL_ALREADY_REGISTERED      0x10
1585
1586 #define NS_N_PORT_TYPE  0x01
1587 #define NS_NL_PORT_TYPE 0x02
1588 #define NS_NX_PORT_TYPE 0x7F
1589
1590 #define GA_NXT_CMD      0x100
1591 #define GA_NXT_REQ_SIZE (16 + 4)
1592 #define GA_NXT_RSP_SIZE (16 + 620)
1593
1594 #define GID_PT_CMD      0x1A1
1595 #define GID_PT_REQ_SIZE (16 + 4)
1596 #define GID_PT_RSP_SIZE (16 + (MAX_FIBRE_DEVICES * 4))
1597
1598 #define GPN_ID_CMD      0x112
1599 #define GPN_ID_REQ_SIZE (16 + 4)
1600 #define GPN_ID_RSP_SIZE (16 + 8)
1601
1602 #define GNN_ID_CMD      0x113
1603 #define GNN_ID_REQ_SIZE (16 + 4)
1604 #define GNN_ID_RSP_SIZE (16 + 8)
1605
1606 #define GFT_ID_CMD      0x117
1607 #define GFT_ID_REQ_SIZE (16 + 4)
1608 #define GFT_ID_RSP_SIZE (16 + 32)
1609
1610 #define RFT_ID_CMD      0x217
1611 #define RFT_ID_REQ_SIZE (16 + 4 + 32)
1612 #define RFT_ID_RSP_SIZE 16
1613
1614 #define RFF_ID_CMD      0x21F
1615 #define RFF_ID_REQ_SIZE (16 + 4 + 2 + 1 + 1)
1616 #define RFF_ID_RSP_SIZE 16
1617
1618 #define RNN_ID_CMD      0x213
1619 #define RNN_ID_REQ_SIZE (16 + 4 + 8)
1620 #define RNN_ID_RSP_SIZE 16
1621
1622 #define RSNN_NN_CMD      0x239
1623 #define RSNN_NN_REQ_SIZE (16 + 8 + 1 + 255)
1624 #define RSNN_NN_RSP_SIZE 16
1625
1626 #define GFPN_ID_CMD     0x11C
1627 #define GFPN_ID_REQ_SIZE (16 + 4)
1628 #define GFPN_ID_RSP_SIZE (16 + 8)
1629
1630 #define GPSC_CMD        0x127
1631 #define GPSC_REQ_SIZE   (16 + 8)
1632 #define GPSC_RSP_SIZE   (16 + 2 + 2)
1633
1634
1635 /*
1636  * HBA attribute types.
1637  */
1638 #define FDMI_HBA_ATTR_COUNT                     9
1639 #define FDMI_HBA_NODE_NAME                      1
1640 #define FDMI_HBA_MANUFACTURER                   2
1641 #define FDMI_HBA_SERIAL_NUMBER                  3
1642 #define FDMI_HBA_MODEL                          4
1643 #define FDMI_HBA_MODEL_DESCRIPTION              5
1644 #define FDMI_HBA_HARDWARE_VERSION               6
1645 #define FDMI_HBA_DRIVER_VERSION                 7
1646 #define FDMI_HBA_OPTION_ROM_VERSION             8
1647 #define FDMI_HBA_FIRMWARE_VERSION               9
1648 #define FDMI_HBA_OS_NAME_AND_VERSION            0xa
1649 #define FDMI_HBA_MAXIMUM_CT_PAYLOAD_LENGTH      0xb
1650
1651 struct ct_fdmi_hba_attr {
1652         uint16_t type;
1653         uint16_t len;
1654         union {
1655                 uint8_t node_name[WWN_SIZE];
1656                 uint8_t manufacturer[32];
1657                 uint8_t serial_num[8];
1658                 uint8_t model[16];
1659                 uint8_t model_desc[80];
1660                 uint8_t hw_version[16];
1661                 uint8_t driver_version[32];
1662                 uint8_t orom_version[16];
1663                 uint8_t fw_version[16];
1664                 uint8_t os_version[128];
1665                 uint8_t max_ct_len[4];
1666         } a;
1667 };
1668
1669 struct ct_fdmi_hba_attributes {
1670         uint32_t count;
1671         struct ct_fdmi_hba_attr entry[FDMI_HBA_ATTR_COUNT];
1672 };
1673
1674 /*
1675  * Port attribute types.
1676  */
1677 #define FDMI_PORT_ATTR_COUNT            6
1678 #define FDMI_PORT_FC4_TYPES             1
1679 #define FDMI_PORT_SUPPORT_SPEED         2
1680 #define FDMI_PORT_CURRENT_SPEED         3
1681 #define FDMI_PORT_MAX_FRAME_SIZE        4
1682 #define FDMI_PORT_OS_DEVICE_NAME        5
1683 #define FDMI_PORT_HOST_NAME             6
1684
1685 #define FDMI_PORT_SPEED_1GB             0x1
1686 #define FDMI_PORT_SPEED_2GB             0x2
1687 #define FDMI_PORT_SPEED_10GB            0x4
1688 #define FDMI_PORT_SPEED_4GB             0x8
1689 #define FDMI_PORT_SPEED_8GB             0x10
1690 #define FDMI_PORT_SPEED_16GB            0x20
1691 #define FDMI_PORT_SPEED_UNKNOWN         0x8000
1692
1693 struct ct_fdmi_port_attr {
1694         uint16_t type;
1695         uint16_t len;
1696         union {
1697                 uint8_t fc4_types[32];
1698                 uint32_t sup_speed;
1699                 uint32_t cur_speed;
1700                 uint32_t max_frame_size;
1701                 uint8_t os_dev_name[32];
1702                 uint8_t host_name[32];
1703         } a;
1704 };
1705
1706 /*
1707  * Port Attribute Block.
1708  */
1709 struct ct_fdmi_port_attributes {
1710         uint32_t count;
1711         struct ct_fdmi_port_attr entry[FDMI_PORT_ATTR_COUNT];
1712 };
1713
1714 /* FDMI definitions. */
1715 #define GRHL_CMD        0x100
1716 #define GHAT_CMD        0x101
1717 #define GRPL_CMD        0x102
1718 #define GPAT_CMD        0x110
1719
1720 #define RHBA_CMD        0x200
1721 #define RHBA_RSP_SIZE   16
1722
1723 #define RHAT_CMD        0x201
1724 #define RPRT_CMD        0x210
1725
1726 #define RPA_CMD         0x211
1727 #define RPA_RSP_SIZE    16
1728
1729 #define DHBA_CMD        0x300
1730 #define DHBA_REQ_SIZE   (16 + 8)
1731 #define DHBA_RSP_SIZE   16
1732
1733 #define DHAT_CMD        0x301
1734 #define DPRT_CMD        0x310
1735 #define DPA_CMD         0x311
1736
1737 /* CT command header -- request/response common fields */
1738 struct ct_cmd_hdr {
1739         uint8_t revision;
1740         uint8_t in_id[3];
1741         uint8_t gs_type;
1742         uint8_t gs_subtype;
1743         uint8_t options;
1744         uint8_t reserved;
1745 };
1746
1747 /* CT command request */
1748 struct ct_sns_req {
1749         struct ct_cmd_hdr header;
1750         uint16_t command;
1751         uint16_t max_rsp_size;
1752         uint8_t fragment_id;
1753         uint8_t reserved[3];
1754
1755         union {
1756                 /* GA_NXT, GPN_ID, GNN_ID, GFT_ID, GFPN_ID */
1757                 struct {
1758                         uint8_t reserved;
1759                         uint8_t port_id[3];
1760                 } port_id;
1761
1762                 struct {
1763                         uint8_t port_type;
1764                         uint8_t domain;
1765                         uint8_t area;
1766                         uint8_t reserved;
1767                 } gid_pt;
1768
1769                 struct {
1770                         uint8_t reserved;
1771                         uint8_t port_id[3];
1772                         uint8_t fc4_types[32];
1773                 } rft_id;
1774
1775                 struct {
1776                         uint8_t reserved;
1777                         uint8_t port_id[3];
1778                         uint16_t reserved2;
1779                         uint8_t fc4_feature;
1780                         uint8_t fc4_type;
1781                 } rff_id;
1782
1783                 struct {
1784                         uint8_t reserved;
1785                         uint8_t port_id[3];
1786                         uint8_t node_name[8];
1787                 } rnn_id;
1788
1789                 struct {
1790                         uint8_t node_name[8];
1791                         uint8_t name_len;
1792                         uint8_t sym_node_name[255];
1793                 } rsnn_nn;
1794
1795                 struct {
1796                         uint8_t hba_indentifier[8];
1797                 } ghat;
1798
1799                 struct {
1800                         uint8_t hba_identifier[8];
1801                         uint32_t entry_count;
1802                         uint8_t port_name[8];
1803                         struct ct_fdmi_hba_attributes attrs;
1804                 } rhba;
1805
1806                 struct {
1807                         uint8_t hba_identifier[8];
1808                         struct ct_fdmi_hba_attributes attrs;
1809                 } rhat;
1810
1811                 struct {
1812                         uint8_t port_name[8];
1813                         struct ct_fdmi_port_attributes attrs;
1814                 } rpa;
1815
1816                 struct {
1817                         uint8_t port_name[8];
1818                 } dhba;
1819
1820                 struct {
1821                         uint8_t port_name[8];
1822                 } dhat;
1823
1824                 struct {
1825                         uint8_t port_name[8];
1826                 } dprt;
1827
1828                 struct {
1829                         uint8_t port_name[8];
1830                 } dpa;
1831
1832                 struct {
1833                         uint8_t port_name[8];
1834                 } gpsc;
1835         } req;
1836 };
1837
1838 /* CT command response header */
1839 struct ct_rsp_hdr {
1840         struct ct_cmd_hdr header;
1841         uint16_t response;
1842         uint16_t residual;
1843         uint8_t fragment_id;
1844         uint8_t reason_code;
1845         uint8_t explanation_code;
1846         uint8_t vendor_unique;
1847 };
1848
1849 struct ct_sns_gid_pt_data {
1850         uint8_t control_byte;
1851         uint8_t port_id[3];
1852 };
1853
1854 struct ct_sns_rsp {
1855         struct ct_rsp_hdr header;
1856
1857         union {
1858                 struct {
1859                         uint8_t port_type;
1860                         uint8_t port_id[3];
1861                         uint8_t port_name[8];
1862                         uint8_t sym_port_name_len;
1863                         uint8_t sym_port_name[255];
1864                         uint8_t node_name[8];
1865                         uint8_t sym_node_name_len;
1866                         uint8_t sym_node_name[255];
1867                         uint8_t init_proc_assoc[8];
1868                         uint8_t node_ip_addr[16];
1869                         uint8_t class_of_service[4];
1870                         uint8_t fc4_types[32];
1871                         uint8_t ip_address[16];
1872                         uint8_t fabric_port_name[8];
1873                         uint8_t reserved;
1874                         uint8_t hard_address[3];
1875                 } ga_nxt;
1876
1877                 struct {
1878                         struct ct_sns_gid_pt_data entries[MAX_FIBRE_DEVICES];
1879                 } gid_pt;
1880
1881                 struct {
1882                         uint8_t port_name[8];
1883                 } gpn_id;
1884
1885                 struct {
1886                         uint8_t node_name[8];
1887                 } gnn_id;
1888
1889                 struct {
1890                         uint8_t fc4_types[32];
1891                 } gft_id;
1892
1893                 struct {
1894                         uint32_t entry_count;
1895                         uint8_t port_name[8];
1896                         struct ct_fdmi_hba_attributes attrs;
1897                 } ghat;
1898
1899                 struct {
1900                         uint8_t port_name[8];
1901                 } gfpn_id;
1902
1903                 struct {
1904                         uint16_t speeds;
1905                         uint16_t speed;
1906                 } gpsc;
1907         } rsp;
1908 };
1909
1910 struct ct_sns_pkt {
1911         union {
1912                 struct ct_sns_req req;
1913                 struct ct_sns_rsp rsp;
1914         } p;
1915 };
1916
1917 /*
1918  * SNS command structures -- for 2200 compatability.
1919  */
1920 #define RFT_ID_SNS_SCMD_LEN     22
1921 #define RFT_ID_SNS_CMD_SIZE     60
1922 #define RFT_ID_SNS_DATA_SIZE    16
1923
1924 #define RNN_ID_SNS_SCMD_LEN     10
1925 #define RNN_ID_SNS_CMD_SIZE     36
1926 #define RNN_ID_SNS_DATA_SIZE    16
1927
1928 #define GA_NXT_SNS_SCMD_LEN     6
1929 #define GA_NXT_SNS_CMD_SIZE     28
1930 #define GA_NXT_SNS_DATA_SIZE    (620 + 16)
1931
1932 #define GID_PT_SNS_SCMD_LEN     6
1933 #define GID_PT_SNS_CMD_SIZE     28
1934 #define GID_PT_SNS_DATA_SIZE    (MAX_FIBRE_DEVICES * 4 + 16)
1935
1936 #define GPN_ID_SNS_SCMD_LEN     6
1937 #define GPN_ID_SNS_CMD_SIZE     28
1938 #define GPN_ID_SNS_DATA_SIZE    (8 + 16)
1939
1940 #define GNN_ID_SNS_SCMD_LEN     6
1941 #define GNN_ID_SNS_CMD_SIZE     28
1942 #define GNN_ID_SNS_DATA_SIZE    (8 + 16)
1943
1944 struct sns_cmd_pkt {
1945         union {
1946                 struct {
1947                         uint16_t buffer_length;
1948                         uint16_t reserved_1;
1949                         uint32_t buffer_address[2];
1950                         uint16_t subcommand_length;
1951                         uint16_t reserved_2;
1952                         uint16_t subcommand;
1953                         uint16_t size;
1954                         uint32_t reserved_3;
1955                         uint8_t param[36];
1956                 } cmd;
1957
1958                 uint8_t rft_data[RFT_ID_SNS_DATA_SIZE];
1959                 uint8_t rnn_data[RNN_ID_SNS_DATA_SIZE];
1960                 uint8_t gan_data[GA_NXT_SNS_DATA_SIZE];
1961                 uint8_t gid_data[GID_PT_SNS_DATA_SIZE];
1962                 uint8_t gpn_data[GPN_ID_SNS_DATA_SIZE];
1963                 uint8_t gnn_data[GNN_ID_SNS_DATA_SIZE];
1964         } p;
1965 };
1966
1967 struct fw_blob {
1968         char *name;
1969         uint32_t segs[4];
1970         const struct firmware *fw;
1971 };
1972
1973 /* Return data from MBC_GET_ID_LIST call. */
1974 struct gid_list_info {
1975         uint8_t al_pa;
1976         uint8_t area;
1977         uint8_t domain;
1978         uint8_t loop_id_2100;   /* ISP2100/ISP2200 -- 4 bytes. */
1979         uint16_t loop_id;       /* ISP23XX         -- 6 bytes. */
1980         uint16_t reserved_1;    /* ISP24XX         -- 8 bytes. */
1981 };
1982 #define GID_LIST_SIZE (sizeof(struct gid_list_info) * MAX_FIBRE_DEVICES)
1983
1984 /* NPIV */
1985 typedef struct vport_info {
1986         uint8_t         port_name[WWN_SIZE];
1987         uint8_t         node_name[WWN_SIZE];
1988         int             vp_id;
1989         uint16_t        loop_id;
1990         unsigned long   host_no;
1991         uint8_t         port_id[3];
1992         int             loop_state;
1993 } vport_info_t;
1994
1995 typedef struct vport_params {
1996         uint8_t         port_name[WWN_SIZE];
1997         uint8_t         node_name[WWN_SIZE];
1998         uint32_t        options;
1999 #define VP_OPTS_RETRY_ENABLE    BIT_0
2000 #define VP_OPTS_VP_DISABLE      BIT_1
2001 } vport_params_t;
2002
2003 /* NPIV - return codes of VP create and modify */
2004 #define VP_RET_CODE_OK                  0
2005 #define VP_RET_CODE_FATAL               1
2006 #define VP_RET_CODE_WRONG_ID            2
2007 #define VP_RET_CODE_WWPN                3
2008 #define VP_RET_CODE_RESOURCES           4
2009 #define VP_RET_CODE_NO_MEM              5
2010 #define VP_RET_CODE_NOT_FOUND           6
2011
2012 struct qla_hw_data;
2013 struct req_que;
2014 struct rsp_que;
2015 /*
2016  * ISP operations
2017  */
2018 struct isp_operations {
2019
2020         int (*pci_config) (struct scsi_qla_host *);
2021         void (*reset_chip) (struct scsi_qla_host *);
2022         int (*chip_diag) (struct scsi_qla_host *);
2023         void (*config_rings) (struct scsi_qla_host *);
2024         void (*reset_adapter) (struct scsi_qla_host *);
2025         int (*nvram_config) (struct scsi_qla_host *);
2026         void (*update_fw_options) (struct scsi_qla_host *);
2027         int (*load_risc) (struct scsi_qla_host *, uint32_t *);
2028
2029         char * (*pci_info_str) (struct scsi_qla_host *, char *);
2030         char * (*fw_version_str) (struct scsi_qla_host *, char *);
2031
2032         irq_handler_t intr_handler;
2033         void (*enable_intrs) (struct qla_hw_data *);
2034         void (*disable_intrs) (struct qla_hw_data *);
2035
2036         int (*abort_command) (srb_t *);
2037         int (*target_reset) (struct fc_port *, unsigned int, int);
2038         int (*lun_reset) (struct fc_port *, unsigned int, int);
2039         int (*fabric_login) (struct scsi_qla_host *, uint16_t, uint8_t,
2040                 uint8_t, uint8_t, uint16_t *, uint8_t);
2041         int (*fabric_logout) (struct scsi_qla_host *, uint16_t, uint8_t,
2042             uint8_t, uint8_t);
2043
2044         uint16_t (*calc_req_entries) (uint16_t);
2045         void (*build_iocbs) (srb_t *, cmd_entry_t *, uint16_t);
2046         void * (*prep_ms_iocb) (struct scsi_qla_host *, uint32_t, uint32_t);
2047         void * (*prep_ms_fdmi_iocb) (struct scsi_qla_host *, uint32_t,
2048             uint32_t);
2049
2050         uint8_t * (*read_nvram) (struct scsi_qla_host *, uint8_t *,
2051                 uint32_t, uint32_t);
2052         int (*write_nvram) (struct scsi_qla_host *, uint8_t *, uint32_t,
2053                 uint32_t);
2054
2055         void (*fw_dump) (struct scsi_qla_host *, int);
2056
2057         int (*beacon_on) (struct scsi_qla_host *);
2058         int (*beacon_off) (struct scsi_qla_host *);
2059         void (*beacon_blink) (struct scsi_qla_host *);
2060
2061         uint8_t * (*read_optrom) (struct scsi_qla_host *, uint8_t *,
2062                 uint32_t, uint32_t);
2063         int (*write_optrom) (struct scsi_qla_host *, uint8_t *, uint32_t,
2064                 uint32_t);
2065
2066         int (*get_flash_version) (struct scsi_qla_host *, void *);
2067         int (*start_scsi) (srb_t *);
2068 };
2069
2070 /* MSI-X Support *************************************************************/
2071
2072 #define QLA_MSIX_CHIP_REV_24XX  3
2073 #define QLA_MSIX_FW_MODE(m)     (((m) & (BIT_7|BIT_8|BIT_9)) >> 7)
2074 #define QLA_MSIX_FW_MODE_1(m)   (QLA_MSIX_FW_MODE(m) == 1)
2075
2076 #define QLA_MSIX_DEFAULT        0x00
2077 #define QLA_MSIX_RSP_Q          0x01
2078
2079 #define QLA_MIDX_DEFAULT        0
2080 #define QLA_MIDX_RSP_Q          1
2081 #define QLA_PCI_MSIX_CONTROL    0xa2
2082
2083 struct scsi_qla_host;
2084
2085 struct qla_msix_entry {
2086         int have_irq;
2087         uint32_t vector;
2088         uint16_t entry;
2089         struct rsp_que *rsp;
2090 };
2091
2092 #define WATCH_INTERVAL          1       /* number of seconds */
2093
2094 /* Work events.  */
2095 enum qla_work_type {
2096         QLA_EVT_AEN,
2097         QLA_EVT_IDC_ACK,
2098 };
2099
2100
2101 struct qla_work_evt {
2102         struct list_head        list;
2103         enum qla_work_type      type;
2104         u32                     flags;
2105 #define QLA_EVT_FLAG_FREE       0x1
2106
2107         union {
2108                 struct {
2109                         enum fc_host_event_code code;
2110                         u32 data;
2111                 } aen;
2112                 struct {
2113 #define QLA_IDC_ACK_REGS        7
2114                         uint16_t mb[QLA_IDC_ACK_REGS];
2115                 } idc_ack;
2116         } u;
2117 };
2118
2119 struct qla_chip_state_84xx {
2120         struct list_head list;
2121         struct kref kref;
2122
2123         void *bus;
2124         spinlock_t access_lock;
2125         struct mutex fw_update_mutex;
2126         uint32_t fw_update;
2127         uint32_t op_fw_version;
2128         uint32_t op_fw_size;
2129         uint32_t op_fw_seq_size;
2130         uint32_t diag_fw_version;
2131         uint32_t gold_fw_version;
2132 };
2133
2134 struct qla_statistics {
2135         uint32_t total_isp_aborts;
2136         uint64_t input_bytes;
2137         uint64_t output_bytes;
2138 };
2139
2140 /* Multi queue support */
2141 #define MBC_INITIALIZE_MULTIQ 0x1f
2142 #define QLA_QUE_PAGE 0X1000
2143 #define QLA_MQ_SIZE 32
2144 #define QLA_MAX_QUEUES 256
2145 #define ISP_QUE_REG(ha, id) \
2146         ((ha->mqenable) ? \
2147         ((void *)(ha->mqiobase) +\
2148         (QLA_QUE_PAGE * id)) :\
2149         ((void *)(ha->iobase)))
2150 #define QLA_REQ_QUE_ID(tag) \
2151         ((tag < QLA_MAX_QUEUES && tag > 0) ? tag : 0)
2152 #define QLA_DEFAULT_QUE_QOS 5
2153 #define QLA_PRECONFIG_VPORTS 32
2154 #define QLA_MAX_VPORTS_QLA24XX  128
2155 #define QLA_MAX_VPORTS_QLA25XX  256
2156 /* Response queue data structure */
2157 struct rsp_que {
2158         dma_addr_t  dma;
2159         response_t *ring;
2160         response_t *ring_ptr;
2161         uint32_t __iomem *rsp_q_in;     /* FWI2-capable only. */
2162         uint32_t __iomem *rsp_q_out;
2163         uint16_t  ring_index;
2164         uint16_t  out_ptr;
2165         uint16_t  length;
2166         uint16_t  options;
2167         uint16_t  rid;
2168         uint16_t  id;
2169         uint16_t  vp_idx;
2170         struct qla_hw_data *hw;
2171         struct qla_msix_entry *msix;
2172         struct req_que *req;
2173         srb_t *status_srb; /* status continuation entry */
2174 };
2175
2176 /* Request queue data structure */
2177 struct req_que {
2178         dma_addr_t  dma;
2179         request_t *ring;
2180         request_t *ring_ptr;
2181         uint32_t __iomem *req_q_in;     /* FWI2-capable only. */
2182         uint32_t __iomem *req_q_out;
2183         uint16_t  ring_index;
2184         uint16_t  in_ptr;
2185         uint16_t  cnt;
2186         uint16_t  length;
2187         uint16_t  options;
2188         uint16_t  rid;
2189         uint16_t  id;
2190         uint16_t  qos;
2191         uint16_t  vp_idx;
2192         struct rsp_que *rsp;
2193         srb_t *outstanding_cmds[MAX_OUTSTANDING_COMMANDS];
2194         uint32_t current_outstanding_cmd;
2195         int max_q_depth;
2196 };
2197
2198 /*
2199  * Qlogic host adapter specific data structure.
2200 */
2201 struct qla_hw_data {
2202         struct pci_dev  *pdev;
2203         /* SRB cache. */
2204 #define SRB_MIN_REQ     128
2205         mempool_t       *srb_mempool;
2206
2207         volatile struct {
2208                 uint32_t        mbox_int                :1;
2209                 uint32_t        mbox_busy               :1;
2210
2211                 uint32_t        disable_risc_code_load  :1;
2212                 uint32_t        enable_64bit_addressing :1;
2213                 uint32_t        enable_lip_reset        :1;
2214                 uint32_t        enable_target_reset     :1;
2215                 uint32_t        enable_lip_full_login   :1;
2216                 uint32_t        enable_led_scheme       :1;
2217                 uint32_t        inta_enabled            :1;
2218                 uint32_t        msi_enabled             :1;
2219                 uint32_t        msix_enabled            :1;
2220                 uint32_t        disable_serdes          :1;
2221                 uint32_t        gpsc_supported          :1;
2222                 uint32_t        npiv_supported          :1;
2223                 uint32_t        fce_enabled             :1;
2224                 uint32_t        fac_supported           :1;
2225                 uint32_t        chip_reset_done         :1;
2226         } flags;
2227
2228         /* This spinlock is used to protect "io transactions", you must
2229         * acquire it before doing any IO to the card, eg with RD_REG*() and
2230         * WRT_REG*() for the duration of your entire commandtransaction.
2231         *
2232         * This spinlock is of lower priority than the io request lock.
2233         */
2234
2235         spinlock_t      hardware_lock ____cacheline_aligned;
2236         int             bars;
2237         int             mem_only;
2238         device_reg_t __iomem *iobase;           /* Base I/O address */
2239         resource_size_t pio_address;
2240
2241 #define MIN_IOBASE_LEN          0x100
2242 /* Multi queue data structs */
2243         device_reg_t __iomem *mqiobase;
2244         uint16_t        msix_count;
2245         uint8_t         mqenable;
2246         struct req_que **req_q_map;
2247         struct rsp_que **rsp_q_map;
2248         unsigned long req_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
2249         unsigned long rsp_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
2250         uint8_t         max_req_queues;
2251         uint8_t         max_rsp_queues;
2252         struct qla_npiv_entry *npiv_info;
2253         uint16_t        nvram_npiv_size;
2254
2255         uint16_t        switch_cap;
2256 #define FLOGI_SEQ_DEL           BIT_8
2257 #define FLOGI_MID_SUPPORT       BIT_10
2258 #define FLOGI_VSAN_SUPPORT      BIT_12
2259 #define FLOGI_SP_SUPPORT        BIT_13
2260         /* Timeout timers. */
2261         uint8_t         loop_down_abort_time;    /* port down timer */
2262         atomic_t        loop_down_timer;         /* loop down timer */
2263         uint8_t         link_down_timeout;       /* link down timeout */
2264         uint16_t        max_loop_id;
2265
2266         uint16_t        fb_rev;
2267         uint16_t        min_external_loopid;    /* First external loop Id */
2268
2269 #define PORT_SPEED_UNKNOWN 0xFFFF
2270 #define PORT_SPEED_1GB  0x00
2271 #define PORT_SPEED_2GB  0x01
2272 #define PORT_SPEED_4GB  0x03
2273 #define PORT_SPEED_8GB  0x04
2274 #define PORT_SPEED_10GB 0x13
2275         uint16_t        link_data_rate;         /* F/W operating speed */
2276
2277         uint8_t         current_topology;
2278         uint8_t         prev_topology;
2279 #define ISP_CFG_NL      1
2280 #define ISP_CFG_N       2
2281 #define ISP_CFG_FL      4
2282 #define ISP_CFG_F       8
2283
2284         uint8_t         operating_mode;         /* F/W operating mode */
2285 #define LOOP      0
2286 #define P2P       1
2287 #define LOOP_P2P  2
2288 #define P2P_LOOP  3
2289         uint8_t         interrupts_on;
2290         uint32_t        isp_abort_cnt;
2291
2292 #define PCI_DEVICE_ID_QLOGIC_ISP2532    0x2532
2293 #define PCI_DEVICE_ID_QLOGIC_ISP8432    0x8432
2294 #define PCI_DEVICE_ID_QLOGIC_ISP8001    0x8001
2295         uint32_t        device_type;
2296 #define DT_ISP2100                      BIT_0
2297 #define DT_ISP2200                      BIT_1
2298 #define DT_ISP2300                      BIT_2
2299 #define DT_ISP2312                      BIT_3
2300 #define DT_ISP2322                      BIT_4
2301 #define DT_ISP6312                      BIT_5
2302 #define DT_ISP6322                      BIT_6
2303 #define DT_ISP2422                      BIT_7
2304 #define DT_ISP2432                      BIT_8
2305 #define DT_ISP5422                      BIT_9
2306 #define DT_ISP5432                      BIT_10
2307 #define DT_ISP2532                      BIT_11
2308 #define DT_ISP8432                      BIT_12
2309 #define DT_ISP8001                      BIT_13
2310 #define DT_ISP_LAST                     (DT_ISP8001 << 1)
2311
2312 #define DT_IIDMA                        BIT_26
2313 #define DT_FWI2                         BIT_27
2314 #define DT_ZIO_SUPPORTED                BIT_28
2315 #define DT_OEM_001                      BIT_29
2316 #define DT_ISP2200A                     BIT_30
2317 #define DT_EXTENDED_IDS                 BIT_31
2318 #define DT_MASK(ha)     ((ha)->device_type & (DT_ISP_LAST - 1))
2319 #define IS_QLA2100(ha)  (DT_MASK(ha) & DT_ISP2100)
2320 #define IS_QLA2200(ha)  (DT_MASK(ha) & DT_ISP2200)
2321 #define IS_QLA2300(ha)  (DT_MASK(ha) & DT_ISP2300)
2322 #define IS_QLA2312(ha)  (DT_MASK(ha) & DT_ISP2312)
2323 #define IS_QLA2322(ha)  (DT_MASK(ha) & DT_ISP2322)
2324 #define IS_QLA6312(ha)  (DT_MASK(ha) & DT_ISP6312)
2325 #define IS_QLA6322(ha)  (DT_MASK(ha) & DT_ISP6322)
2326 #define IS_QLA2422(ha)  (DT_MASK(ha) & DT_ISP2422)
2327 #define IS_QLA2432(ha)  (DT_MASK(ha) & DT_ISP2432)
2328 #define IS_QLA5422(ha)  (DT_MASK(ha) & DT_ISP5422)
2329 #define IS_QLA5432(ha)  (DT_MASK(ha) & DT_ISP5432)
2330 #define IS_QLA2532(ha)  (DT_MASK(ha) & DT_ISP2532)
2331 #define IS_QLA8432(ha)  (DT_MASK(ha) & DT_ISP8432)
2332 #define IS_QLA8001(ha)  (DT_MASK(ha) & DT_ISP8001)
2333
2334 #define IS_QLA23XX(ha)  (IS_QLA2300(ha) || IS_QLA2312(ha) || IS_QLA2322(ha) || \
2335                         IS_QLA6312(ha) || IS_QLA6322(ha))
2336 #define IS_QLA24XX(ha)  (IS_QLA2422(ha) || IS_QLA2432(ha))
2337 #define IS_QLA54XX(ha)  (IS_QLA5422(ha) || IS_QLA5432(ha))
2338 #define IS_QLA25XX(ha)  (IS_QLA2532(ha))
2339 #define IS_QLA84XX(ha)  (IS_QLA8432(ha))
2340 #define IS_QLA24XX_TYPE(ha)     (IS_QLA24XX(ha) || IS_QLA54XX(ha) || \
2341                                 IS_QLA84XX(ha))
2342 #define IS_QLA81XX(ha)          (IS_QLA8001(ha))
2343 #define IS_QLA2XXX_MIDTYPE(ha)  (IS_QLA24XX(ha) || IS_QLA84XX(ha) || \
2344                                 IS_QLA25XX(ha) || IS_QLA81XX(ha))
2345 #define IS_NOPOLLING_TYPE(ha)   ((IS_QLA25XX(ha) || IS_QLA81XX(ha)) && \
2346                                 (ha)->flags.msix_enabled)
2347 #define IS_FAC_REQUIRED(ha)     (IS_QLA81XX(ha))
2348 #define IS_NOCACHE_VPD_TYPE(ha) (IS_QLA81XX(ha))
2349
2350 #define IS_IIDMA_CAPABLE(ha)    ((ha)->device_type & DT_IIDMA)
2351 #define IS_FWI2_CAPABLE(ha)     ((ha)->device_type & DT_FWI2)
2352 #define IS_ZIO_SUPPORTED(ha)    ((ha)->device_type & DT_ZIO_SUPPORTED)
2353 #define IS_OEM_001(ha)          ((ha)->device_type & DT_OEM_001)
2354 #define HAS_EXTENDED_IDS(ha)    ((ha)->device_type & DT_EXTENDED_IDS)
2355
2356         /* HBA serial number */
2357         uint8_t         serial0;
2358         uint8_t         serial1;
2359         uint8_t         serial2;
2360
2361         /* NVRAM configuration data */
2362 #define MAX_NVRAM_SIZE  4096
2363 #define VPD_OFFSET      MAX_NVRAM_SIZE / 2
2364         uint16_t        nvram_size;
2365         uint16_t        nvram_base;
2366         void            *nvram;
2367         uint16_t        vpd_size;
2368         uint16_t        vpd_base;
2369         void            *vpd;
2370
2371         uint16_t        loop_reset_delay;
2372         uint8_t         retry_count;
2373         uint8_t         login_timeout;
2374         uint16_t        r_a_tov;
2375         int             port_down_retry_count;
2376         uint8_t         mbx_count;
2377
2378         uint32_t        login_retry_count;
2379         /* SNS command interfaces. */
2380         ms_iocb_entry_t         *ms_iocb;
2381         dma_addr_t              ms_iocb_dma;
2382         struct ct_sns_pkt       *ct_sns;
2383         dma_addr_t              ct_sns_dma;
2384         /* SNS command interfaces for 2200. */
2385         struct sns_cmd_pkt      *sns_cmd;
2386         dma_addr_t              sns_cmd_dma;
2387
2388 #define SFP_DEV_SIZE    256
2389 #define SFP_BLOCK_SIZE  64
2390         void            *sfp_data;
2391         dma_addr_t      sfp_data_dma;
2392
2393         uint8_t         *edc_data;
2394         dma_addr_t      edc_data_dma;
2395         uint16_t        edc_data_len;
2396
2397         struct task_struct      *dpc_thread;
2398         uint8_t dpc_active;                  /* DPC routine is active */
2399
2400         dma_addr_t      gid_list_dma;
2401         struct gid_list_info *gid_list;
2402         int             gid_list_info_size;
2403
2404         /* Small DMA pool allocations -- maximum 256 bytes in length. */
2405 #define DMA_POOL_SIZE   256
2406         struct dma_pool *s_dma_pool;
2407
2408         dma_addr_t      init_cb_dma;
2409         init_cb_t       *init_cb;
2410         int             init_cb_size;
2411         dma_addr_t      ex_init_cb_dma;
2412         struct ex_init_cb_81xx *ex_init_cb;
2413
2414         /* These are used by mailbox operations. */
2415         volatile uint16_t mailbox_out[MAILBOX_REGISTER_COUNT];
2416
2417         mbx_cmd_t       *mcp;
2418         unsigned long   mbx_cmd_flags;
2419 #define MBX_INTERRUPT           1
2420 #define MBX_INTR_WAIT           2
2421 #define MBX_UPDATE_FLASH_ACTIVE 3
2422
2423         struct mutex vport_lock;        /* Virtual port synchronization */
2424         struct completion mbx_cmd_comp; /* Serialize mbx access */
2425         struct completion mbx_intr_comp;  /* Used for completion notification */
2426
2427         /* Basic firmware related information. */
2428         uint16_t        fw_major_version;
2429         uint16_t        fw_minor_version;
2430         uint16_t        fw_subminor_version;
2431         uint16_t        fw_attributes;
2432         uint32_t        fw_memory_size;
2433         uint32_t        fw_transfer_size;
2434         uint32_t        fw_srisc_address;
2435 #define RISC_START_ADDRESS_2100 0x1000
2436 #define RISC_START_ADDRESS_2300 0x800
2437 #define RISC_START_ADDRESS_2400 0x100000
2438         uint16_t        fw_xcb_count;
2439
2440         uint16_t        fw_options[16];         /* slots: 1,2,3,10,11 */
2441         uint8_t         fw_seriallink_options[4];
2442         uint16_t        fw_seriallink_options24[4];
2443
2444         uint8_t         mpi_version[3];
2445         uint32_t        mpi_capabilities;
2446         uint8_t         phy_version[3];
2447
2448         /* Firmware dump information. */
2449         struct qla2xxx_fw_dump *fw_dump;
2450         uint32_t        fw_dump_len;
2451         int             fw_dumped;
2452         int             fw_dump_reading;
2453         dma_addr_t      eft_dma;
2454         void            *eft;
2455
2456         uint32_t        chain_offset;
2457         struct dentry *dfs_dir;
2458         struct dentry *dfs_fce;
2459         dma_addr_t      fce_dma;
2460         void            *fce;
2461         uint32_t        fce_bufs;
2462         uint16_t        fce_mb[8];
2463         uint64_t        fce_wr, fce_rd;
2464         struct mutex    fce_mutex;
2465
2466         uint32_t        pci_attr;
2467         uint16_t        chip_revision;
2468
2469         uint16_t        product_id[4];
2470
2471         uint8_t         model_number[16+1];
2472 #define BINZERO         "\0\0\0\0\0\0\0\0\0\0\0\0\0\0\0\0"
2473         char            model_desc[80];
2474         uint8_t         adapter_id[16+1];
2475
2476         /* Option ROM information. */
2477         char            *optrom_buffer;
2478         uint32_t        optrom_size;
2479         int             optrom_state;
2480 #define QLA_SWAITING    0
2481 #define QLA_SREADING    1
2482 #define QLA_SWRITING    2
2483         uint32_t        optrom_region_start;
2484         uint32_t        optrom_region_size;
2485
2486 /* PCI expansion ROM image information. */
2487 #define ROM_CODE_TYPE_BIOS      0
2488 #define ROM_CODE_TYPE_FCODE     1
2489 #define ROM_CODE_TYPE_EFI       3
2490         uint8_t         bios_revision[2];
2491         uint8_t         efi_revision[2];
2492         uint8_t         fcode_revision[16];
2493         uint32_t        fw_revision[4];
2494
2495         /* Offsets for flash/nvram access (set to ~0 if not used). */
2496         uint32_t        flash_conf_off;
2497         uint32_t        flash_data_off;
2498         uint32_t        nvram_conf_off;
2499         uint32_t        nvram_data_off;
2500
2501         uint32_t        fdt_wrt_disable;
2502         uint32_t        fdt_erase_cmd;
2503         uint32_t        fdt_block_size;
2504         uint32_t        fdt_unprotect_sec_cmd;
2505         uint32_t        fdt_protect_sec_cmd;
2506
2507         uint32_t        flt_region_flt;
2508         uint32_t        flt_region_fdt;
2509         uint32_t        flt_region_boot;
2510         uint32_t        flt_region_fw;
2511         uint32_t        flt_region_vpd_nvram;
2512         uint32_t        flt_region_vpd;
2513         uint32_t        flt_region_nvram;
2514         uint32_t        flt_region_npiv_conf;
2515
2516         /* Needed for BEACON */
2517         uint16_t        beacon_blink_led;
2518         uint8_t         beacon_color_state;
2519 #define QLA_LED_GRN_ON          0x01
2520 #define QLA_LED_YLW_ON          0x02
2521 #define QLA_LED_ABR_ON          0x04
2522 #define QLA_LED_ALL_ON          0x07    /* yellow, green, amber. */
2523                                         /* ISP2322: red, green, amber. */
2524         uint16_t        zio_mode;
2525         uint16_t        zio_timer;
2526         struct fc_host_statistics fc_host_stat;
2527
2528         struct qla_msix_entry *msix_entries;
2529
2530         struct list_head        vp_list;        /* list of VP */
2531         unsigned long   vp_idx_map[(MAX_MULTI_ID_FABRIC / 8) /
2532                         sizeof(unsigned long)];
2533         uint16_t        num_vhosts;     /* number of vports created */
2534         uint16_t        num_vsans;      /* number of vsan created */
2535         uint16_t        max_npiv_vports;        /* 63 or 125 per topoloty */
2536         int             cur_vport_count;
2537         uint16_t        flex_port_count;
2538
2539         struct qla_chip_state_84xx *cs84xx;
2540         struct qla_statistics qla_stats;
2541         struct isp_operations *isp_ops;
2542 };
2543
2544 /*
2545  * Qlogic scsi host structure
2546  */
2547 typedef struct scsi_qla_host {
2548         struct list_head list;
2549         struct list_head vp_fcports;    /* list of fcports */
2550         struct list_head work_list;
2551         /* Commonly used flags and state information. */
2552         struct Scsi_Host *host;
2553         unsigned long   host_no;
2554         uint8_t         host_str[16];
2555
2556         volatile struct {
2557                 uint32_t        init_done               :1;
2558                 uint32_t        online                  :1;
2559                 uint32_t        rscn_queue_overflow     :1;
2560                 uint32_t        reset_active            :1;
2561
2562                 uint32_t        management_server_logged_in :1;
2563                 uint32_t        process_response_queue  :1;
2564         } flags;
2565
2566         atomic_t        loop_state;
2567 #define LOOP_TIMEOUT    1
2568 #define LOOP_DOWN       2
2569 #define LOOP_UP         3
2570 #define LOOP_UPDATE     4
2571 #define LOOP_READY      5
2572 #define LOOP_DEAD       6
2573
2574         unsigned long   dpc_flags;
2575 #define RESET_MARKER_NEEDED     0       /* Send marker to ISP. */
2576 #define RESET_ACTIVE            1
2577 #define ISP_ABORT_NEEDED        2       /* Initiate ISP abort. */
2578 #define ABORT_ISP_ACTIVE        3       /* ISP abort in progress. */
2579 #define LOOP_RESYNC_NEEDED      4       /* Device Resync needed. */
2580 #define LOOP_RESYNC_ACTIVE      5
2581 #define LOCAL_LOOP_UPDATE       6       /* Perform a local loop update. */
2582 #define RSCN_UPDATE             7       /* Perform an RSCN update. */
2583 #define RELOGIN_NEEDED          8
2584 #define REGISTER_FC4_NEEDED     9       /* SNS FC4 registration required. */
2585 #define ISP_ABORT_RETRY         10      /* ISP aborted. */
2586 #define BEACON_BLINK_NEEDED     11
2587 #define REGISTER_FDMI_NEEDED    12
2588 #define FCPORT_UPDATE_NEEDED    13
2589 #define VP_DPC_NEEDED           14      /* wake up for VP dpc handling */
2590 #define UNLOADING               15
2591 #define NPIV_CONFIG_NEEDED      16
2592
2593         uint32_t        device_flags;
2594 #define SWITCH_FOUND            BIT_0
2595 #define DFLG_NO_CABLE           BIT_1
2596
2597         /* ISP configuration data. */
2598         uint16_t        loop_id;                /* Host adapter loop id */
2599
2600         port_id_t       d_id;                   /* Host adapter port id */
2601         uint8_t         marker_needed;
2602         uint16_t        mgmt_svr_loop_id;
2603
2604
2605
2606         /* RSCN queue. */
2607         uint32_t rscn_queue[MAX_RSCN_COUNT];
2608         uint8_t rscn_in_ptr;
2609         uint8_t rscn_out_ptr;
2610
2611         /* Timeout timers. */
2612         uint8_t         loop_down_abort_time;    /* port down timer */
2613         atomic_t        loop_down_timer;         /* loop down timer */
2614         uint8_t         link_down_timeout;       /* link down timeout */
2615
2616         uint32_t        timer_active;
2617         struct timer_list        timer;
2618
2619         uint8_t         node_name[WWN_SIZE];
2620         uint8_t         port_name[WWN_SIZE];
2621         uint8_t         fabric_node_name[WWN_SIZE];
2622
2623         uint16_t        fcoe_vlan_id;
2624         uint16_t        fcoe_fcf_idx;
2625         uint8_t         fcoe_vn_port_mac[6];
2626
2627         uint32_t        vp_abort_cnt;
2628
2629         struct fc_vport *fc_vport;      /* holds fc_vport * for each vport */
2630         uint16_t        vp_idx;         /* vport ID */
2631
2632         unsigned long           vp_flags;
2633 #define VP_IDX_ACQUIRED         0       /* bit no 0 */
2634 #define VP_CREATE_NEEDED        1
2635 #define VP_BIND_NEEDED          2
2636 #define VP_DELETE_NEEDED        3
2637 #define VP_SCR_NEEDED           4       /* State Change Request registration */
2638         atomic_t                vp_state;
2639 #define VP_OFFLINE              0
2640 #define VP_ACTIVE               1
2641 #define VP_FAILED               2
2642 // #define VP_DISABLE           3
2643         uint16_t        vp_err_state;
2644         uint16_t        vp_prev_err_state;
2645 #define VP_ERR_UNKWN            0
2646 #define VP_ERR_PORTDWN          1
2647 #define VP_ERR_FAB_UNSUPPORTED  2
2648 #define VP_ERR_FAB_NORESOURCES  3
2649 #define VP_ERR_FAB_LOGOUT       4
2650 #define VP_ERR_ADAP_NORESOURCES 5
2651         struct qla_hw_data *hw;
2652         struct req_que *req;
2653 } scsi_qla_host_t;
2654
2655 /*
2656  * Macros to help code, maintain, etc.
2657  */
2658 #define LOOP_TRANSITION(ha) \
2659         (test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
2660          test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags) || \
2661          atomic_read(&ha->loop_state) == LOOP_DOWN)
2662
2663 #define qla_printk(level, ha, format, arg...) \
2664         dev_printk(level , &((ha)->pdev->dev) , format , ## arg)
2665
2666 /*
2667  * qla2x00 local function return status codes
2668  */
2669 #define MBS_MASK                0x3fff
2670
2671 #define QLA_SUCCESS             (MBS_COMMAND_COMPLETE & MBS_MASK)
2672 #define QLA_INVALID_COMMAND     (MBS_INVALID_COMMAND & MBS_MASK)
2673 #define QLA_INTERFACE_ERROR     (MBS_HOST_INTERFACE_ERROR & MBS_MASK)
2674 #define QLA_TEST_FAILED         (MBS_TEST_FAILED & MBS_MASK)
2675 #define QLA_COMMAND_ERROR       (MBS_COMMAND_ERROR & MBS_MASK)
2676 #define QLA_PARAMETER_ERROR     (MBS_COMMAND_PARAMETER_ERROR & MBS_MASK)
2677 #define QLA_PORT_ID_USED        (MBS_PORT_ID_USED & MBS_MASK)
2678 #define QLA_LOOP_ID_USED        (MBS_LOOP_ID_USED & MBS_MASK)
2679 #define QLA_ALL_IDS_IN_USE      (MBS_ALL_IDS_IN_USE & MBS_MASK)
2680 #define QLA_NOT_LOGGED_IN       (MBS_NOT_LOGGED_IN & MBS_MASK)
2681
2682 #define QLA_FUNCTION_TIMEOUT            0x100
2683 #define QLA_FUNCTION_PARAMETER_ERROR    0x101
2684 #define QLA_FUNCTION_FAILED             0x102
2685 #define QLA_MEMORY_ALLOC_FAILED         0x103
2686 #define QLA_LOCK_TIMEOUT                0x104
2687 #define QLA_ABORTED                     0x105
2688 #define QLA_SUSPENDED                   0x106
2689 #define QLA_BUSY                        0x107
2690 #define QLA_RSCNS_HANDLED               0x108
2691 #define QLA_ALREADY_REGISTERED          0x109
2692
2693 #define NVRAM_DELAY()           udelay(10)
2694
2695 #define INVALID_HANDLE  (MAX_OUTSTANDING_COMMANDS+1)
2696
2697 /*
2698  * Flash support definitions
2699  */
2700 #define OPTROM_SIZE_2300        0x20000
2701 #define OPTROM_SIZE_2322        0x100000
2702 #define OPTROM_SIZE_24XX        0x100000
2703 #define OPTROM_SIZE_25XX        0x200000
2704 #define OPTROM_SIZE_81XX        0x400000
2705
2706 #include "qla_gbl.h"
2707 #include "qla_dbg.h"
2708 #include "qla_inline.h"
2709
2710 #define CMD_SP(Cmnd)            ((Cmnd)->SCp.ptr)
2711
2712 #endif