drivers/net/qlcnic/qlcnic.h

   1 /*
   2  * Copyright (C) 2009 - QLogic Corporation.
   3  * All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version 2
   8  * of the License, or (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful, but
  11  * WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
  18  * MA  02111-1307, USA.
  19  *
  20  * The full GNU General Public License is included in this distribution
  21  * in the file called "COPYING".
  22  *
  23  */
  24
  25 #ifndef _QLCNIC_H_
  26 #define _QLCNIC_H_
  27
  28 #include <linux/module.h>
  29 #include <linux/kernel.h>
  30 #include <linux/types.h>
  31 #include <linux/ioport.h>
  32 #include <linux/pci.h>
  33 #include <linux/netdevice.h>
  34 #include <linux/etherdevice.h>
  35 #include <linux/ip.h>
  36 #include <linux/in.h>
  37 #include <linux/tcp.h>
  38 #include <linux/skbuff.h>
  39 #include <linux/firmware.h>
  40
  41 #include <linux/ethtool.h>
  42 #include <linux/mii.h>
  43 #include <linux/timer.h>
  44
  45 #include <linux/vmalloc.h>
  46
  47 #include <linux/io.h>
  48 #include <asm/byteorder.h>
  49
  50 #include "qlcnic_hdr.h"
  51
  52 #define _QLCNIC_LINUX_MAJOR 5
  53 #define _QLCNIC_LINUX_MINOR 0
  54 #define _QLCNIC_LINUX_SUBVERSION 7
  55 #define QLCNIC_LINUX_VERSIONID  "5.0.7"
  56 #define QLCNIC_DRV_IDC_VER  0x01
  57
  58 #define QLCNIC_VERSION_CODE(a, b, c)    (((a) << 24) + ((b) << 16) + (c))
  59 #define _major(v)       (((v) >> 24) & 0xff)
  60 #define _minor(v)       (((v) >> 16) & 0xff)
  61 #define _build(v)       ((v) & 0xffff)
  62
  63 /* version in image has weird encoding:
  64  *  7:0  - major
  65  * 15:8  - minor
  66  * 31:16 - build (little endian)
  67  */
  68 #define QLCNIC_DECODE_VERSION(v) \
  69         QLCNIC_VERSION_CODE(((v) & 0xff), (((v) >> 8) & 0xff), ((v) >> 16))
  70
  71 #define QLCNIC_MIN_FW_VERSION     QLCNIC_VERSION_CODE(4, 4, 2)
  72 #define QLCNIC_NUM_FLASH_SECTORS (64)
  73 #define QLCNIC_FLASH_SECTOR_SIZE (64 * 1024)
  74 #define QLCNIC_FLASH_TOTAL_SIZE  (QLCNIC_NUM_FLASH_SECTORS \
  75                                         * QLCNIC_FLASH_SECTOR_SIZE)
  76
  77 #define RCV_DESC_RINGSIZE(rds_ring)     \
  78         (sizeof(struct rcv_desc) * (rds_ring)->num_desc)
  79 #define RCV_BUFF_RINGSIZE(rds_ring)     \
  80         (sizeof(struct qlcnic_rx_buffer) * rds_ring->num_desc)
  81 #define STATUS_DESC_RINGSIZE(sds_ring)  \
  82         (sizeof(struct status_desc) * (sds_ring)->num_desc)
  83 #define TX_BUFF_RINGSIZE(tx_ring)       \
  84         (sizeof(struct qlcnic_cmd_buffer) * tx_ring->num_desc)
  85 #define TX_DESC_RINGSIZE(tx_ring)       \
  86         (sizeof(struct cmd_desc_type0) * tx_ring->num_desc)
  87
  88 #define QLCNIC_P3P_A0           0x50
  89
  90 #define QLCNIC_IS_REVISION_P3P(REVISION)     (REVISION >= QLCNIC_P3P_A0)
  91
  92 #define FIRST_PAGE_GROUP_START  0
  93 #define FIRST_PAGE_GROUP_END    0x100000
  94
  95 #define P3_MAX_MTU                     (9600)
  96 #define QLCNIC_MAX_ETHERHDR                32 /* This contains some padding */
  97
  98 #define QLCNIC_P3_RX_BUF_MAX_LEN         (QLCNIC_MAX_ETHERHDR + ETH_DATA_LEN)
  99 #define QLCNIC_P3_RX_JUMBO_BUF_MAX_LEN   (QLCNIC_MAX_ETHERHDR + P3_MAX_MTU)
 100 #define QLCNIC_CT_DEFAULT_RX_BUF_LEN    2048
 101 #define QLCNIC_LRO_BUFFER_EXTRA         2048
 102
 103 /* Opcodes to be used with the commands */
 104 #define TX_ETHER_PKT    0x01
 105 #define TX_TCP_PKT      0x02
 106 #define TX_UDP_PKT      0x03
 107 #define TX_IP_PKT       0x04
 108 #define TX_TCP_LSO      0x05
 109 #define TX_TCP_LSO6     0x06
 110 #define TX_IPSEC        0x07
 111 #define TX_IPSEC_CMD    0x0a
 112 #define TX_TCPV6_PKT    0x0b
 113 #define TX_UDPV6_PKT    0x0c
 114
 115 /* Tx defines */
 116 #define MAX_TSO_HEADER_DESC     2
 117 #define MGMT_CMD_DESC_RESV      4
 118 #define TX_STOP_THRESH          ((MAX_SKB_FRAGS >> 2) + MAX_TSO_HEADER_DESC \
 119                                                         + MGMT_CMD_DESC_RESV)
 120 #define QLCNIC_MAX_TX_TIMEOUTS  2
 121
 122 /*
 123  * Following are the states of the Phantom. Phantom will set them and
 124  * Host will read to check if the fields are correct.
 125  */
 126 #define PHAN_INITIALIZE_FAILED          0xffff
 127 #define PHAN_INITIALIZE_COMPLETE        0xff01
 128
 129 /* Host writes the following to notify that it has done the init-handshake */
 130 #define PHAN_INITIALIZE_ACK             0xf00f
 131 #define PHAN_PEG_RCV_INITIALIZED        0xff01
 132
 133 #define NUM_RCV_DESC_RINGS      3
 134 #define NUM_STS_DESC_RINGS      4
 135
 136 #define RCV_RING_NORMAL 0
 137 #define RCV_RING_JUMBO  1
 138
 139 #define MIN_CMD_DESCRIPTORS             64
 140 #define MIN_RCV_DESCRIPTORS             64
 141 #define MIN_JUMBO_DESCRIPTORS           32
 142
 143 #define MAX_CMD_DESCRIPTORS             1024
 144 #define MAX_RCV_DESCRIPTORS_1G          4096
 145 #define MAX_RCV_DESCRIPTORS_10G         8192
 146 #define MAX_JUMBO_RCV_DESCRIPTORS_1G    512
 147 #define MAX_JUMBO_RCV_DESCRIPTORS_10G   1024
 148
 149 #define DEFAULT_RCV_DESCRIPTORS_1G      2048
 150 #define DEFAULT_RCV_DESCRIPTORS_10G     4096
 151
 152 #define get_next_index(index, length)   \
 153         (((index) + 1) & ((length) - 1))
 154
 155 /*
 156  * Following data structures describe the descriptors that will be used.
 157  * Added fileds of tcpHdrSize and ipHdrSize, The driver needs to do it only when
 158  * we are doing LSO (above the 1500 size packet) only.
 159  */
 160
 161 #define FLAGS_VLAN_TAGGED       0x10
 162 #define FLAGS_VLAN_OOB          0x40
 163
 164 #define qlcnic_set_tx_vlan_tci(cmd_desc, v)     \
 165         (cmd_desc)->vlan_TCI = cpu_to_le16(v);
 166 #define qlcnic_set_cmd_desc_port(cmd_desc, var) \
 167         ((cmd_desc)->port_ctxid |= ((var) & 0x0F))
 168 #define qlcnic_set_cmd_desc_ctxid(cmd_desc, var)        \
 169         ((cmd_desc)->port_ctxid |= ((var) << 4 & 0xF0))
 170
 171 #define qlcnic_set_tx_port(_desc, _port) \
 172         ((_desc)->port_ctxid = ((_port) & 0xf) | (((_port) << 4) & 0xf0))
 173
 174 #define qlcnic_set_tx_flags_opcode(_desc, _flags, _opcode) \
 175         ((_desc)->flags_opcode = \
 176         cpu_to_le16(((_flags) & 0x7f) | (((_opcode) & 0x3f) << 7)))
 177
 178 #define qlcnic_set_tx_frags_len(_desc, _frags, _len) \
 179         ((_desc)->nfrags__length = \
 180         cpu_to_le32(((_frags) & 0xff) | (((_len) & 0xffffff) << 8)))
 181
 182 struct cmd_desc_type0 {
 183         u8 tcp_hdr_offset;      /* For LSO only */
 184         u8 ip_hdr_offset;       /* For LSO only */
 185         __le16 flags_opcode;    /* 15:13 unused, 12:7 opcode, 6:0 flags */
 186         __le32 nfrags__length;  /* 31:8 total len, 7:0 frag count */
 187
 188         __le64 addr_buffer2;
 189
 190         __le16 reference_handle;
 191         __le16 mss;
 192         u8 port_ctxid;          /* 7:4 ctxid 3:0 port */
 193         u8 total_hdr_length;    /* LSO only : MAC+IP+TCP Hdr size */
 194         __le16 conn_id;         /* IPSec offoad only */
 195
 196         __le64 addr_buffer3;
 197         __le64 addr_buffer1;
 198
 199         __le16 buffer_length[4];
 200
 201         __le64 addr_buffer4;
 202
 203         u8 eth_addr[ETH_ALEN];
 204         __le16 vlan_TCI;
 205
 206 } __attribute__ ((aligned(64)));
 207
 208 /* Note: sizeof(rcv_desc) should always be a mutliple of 2 */
 209 struct rcv_desc {
 210         __le16 reference_handle;
 211         __le16 reserved;
 212         __le32 buffer_length;   /* allocated buffer length (usually 2K) */
 213         __le64 addr_buffer;
 214 };
 215
 216 /* opcode field in status_desc */
 217 #define QLCNIC_SYN_OFFLOAD      0x03
 218 #define QLCNIC_RXPKT_DESC       0x04
 219 #define QLCNIC_OLD_RXPKT_DESC   0x3f
 220 #define QLCNIC_RESPONSE_DESC    0x05
 221 #define QLCNIC_LRO_DESC         0x12
 222
 223 /* for status field in status_desc */
 224 #define STATUS_CKSUM_OK         (2)
 225
 226 /* owner bits of status_desc */
 227 #define STATUS_OWNER_HOST       (0x1ULL << 56)
 228 #define STATUS_OWNER_PHANTOM    (0x2ULL << 56)
 229
 230 /* Status descriptor:
 231    0-3 port, 4-7 status, 8-11 type, 12-27 total_length
 232    28-43 reference_handle, 44-47 protocol, 48-52 pkt_offset
 233    53-55 desc_cnt, 56-57 owner, 58-63 opcode
 234  */
 235 #define qlcnic_get_sts_port(sts_data)   \
 236         ((sts_data) & 0x0F)
 237 #define qlcnic_get_sts_status(sts_data) \
 238         (((sts_data) >> 4) & 0x0F)
 239 #define qlcnic_get_sts_type(sts_data)   \
 240         (((sts_data) >> 8) & 0x0F)
 241 #define qlcnic_get_sts_totallength(sts_data)    \
 242         (((sts_data) >> 12) & 0xFFFF)
 243 #define qlcnic_get_sts_refhandle(sts_data)      \
 244         (((sts_data) >> 28) & 0xFFFF)
 245 #define qlcnic_get_sts_prot(sts_data)   \
 246         (((sts_data) >> 44) & 0x0F)
 247 #define qlcnic_get_sts_pkt_offset(sts_data)     \
 248         (((sts_data) >> 48) & 0x1F)
 249 #define qlcnic_get_sts_desc_cnt(sts_data)       \
 250         (((sts_data) >> 53) & 0x7)
 251 #define qlcnic_get_sts_opcode(sts_data) \
 252         (((sts_data) >> 58) & 0x03F)
 253
 254 #define qlcnic_get_lro_sts_refhandle(sts_data)  \
 255         ((sts_data) & 0x0FFFF)
 256 #define qlcnic_get_lro_sts_length(sts_data)     \
 257         (((sts_data) >> 16) & 0x0FFFF)
 258 #define qlcnic_get_lro_sts_l2_hdr_offset(sts_data)      \
 259         (((sts_data) >> 32) & 0x0FF)
 260 #define qlcnic_get_lro_sts_l4_hdr_offset(sts_data)      \
 261         (((sts_data) >> 40) & 0x0FF)
 262 #define qlcnic_get_lro_sts_timestamp(sts_data)  \
 263         (((sts_data) >> 48) & 0x1)
 264 #define qlcnic_get_lro_sts_type(sts_data)       \
 265         (((sts_data) >> 49) & 0x7)
 266 #define qlcnic_get_lro_sts_push_flag(sts_data)          \
 267         (((sts_data) >> 52) & 0x1)
 268 #define qlcnic_get_lro_sts_seq_number(sts_data)         \
 269         ((sts_data) & 0x0FFFFFFFF)
 270
 271
 272 struct status_desc {
 273         __le64 status_desc_data[2];
 274 } __attribute__ ((aligned(16)));
 275
 276 /* UNIFIED ROMIMAGE */
 277 #define QLCNIC_UNI_FW_MIN_SIZE          0xc8000
 278 #define QLCNIC_UNI_DIR_SECT_PRODUCT_TBL 0x0
 279 #define QLCNIC_UNI_DIR_SECT_BOOTLD      0x6
 280 #define QLCNIC_UNI_DIR_SECT_FW          0x7
 281
 282 /*Offsets */
 283 #define QLCNIC_UNI_CHIP_REV_OFF         10
 284 #define QLCNIC_UNI_FLAGS_OFF            11
 285 #define QLCNIC_UNI_BIOS_VERSION_OFF     12
 286 #define QLCNIC_UNI_BOOTLD_IDX_OFF       27
 287 #define QLCNIC_UNI_FIRMWARE_IDX_OFF     29
 288
 289 struct uni_table_desc{
 290         u32     findex;
 291         u32     num_entries;
 292         u32     entry_size;
 293         u32     reserved[5];
 294 };
 295
 296 struct uni_data_desc{
 297         u32     findex;
 298         u32     size;
 299         u32     reserved[5];
 300 };
 301
 302 /* Magic number to let user know flash is programmed */
 303 #define QLCNIC_BDINFO_MAGIC 0x12345678
 304
 305 #define QLCNIC_BRDTYPE_P3_REF_QG        0x0021
 306 #define QLCNIC_BRDTYPE_P3_HMEZ          0x0022
 307 #define QLCNIC_BRDTYPE_P3_10G_CX4_LP    0x0023
 308 #define QLCNIC_BRDTYPE_P3_4_GB          0x0024
 309 #define QLCNIC_BRDTYPE_P3_IMEZ          0x0025
 310 #define QLCNIC_BRDTYPE_P3_10G_SFP_PLUS  0x0026
 311 #define QLCNIC_BRDTYPE_P3_10000_BASE_T  0x0027
 312 #define QLCNIC_BRDTYPE_P3_XG_LOM        0x0028
 313 #define QLCNIC_BRDTYPE_P3_4_GB_MM       0x0029
 314 #define QLCNIC_BRDTYPE_P3_10G_SFP_CT    0x002a
 315 #define QLCNIC_BRDTYPE_P3_10G_SFP_QT    0x002b
 316 #define QLCNIC_BRDTYPE_P3_10G_CX4       0x0031
 317 #define QLCNIC_BRDTYPE_P3_10G_XFP       0x0032
 318 #define QLCNIC_BRDTYPE_P3_10G_TP        0x0080
 319
 320 #define QLCNIC_MSIX_TABLE_OFFSET        0x44
 321
 322 /* Flash memory map */
 323 #define QLCNIC_BRDCFG_START     0x4000          /* board config */
 324 #define QLCNIC_BOOTLD_START     0x10000         /* bootld */
 325 #define QLCNIC_IMAGE_START      0x43000         /* compressed image */
 326 #define QLCNIC_USER_START       0x3E8000        /* Firmare info */
 327
 328 #define QLCNIC_FW_VERSION_OFFSET        (QLCNIC_USER_START+0x408)
 329 #define QLCNIC_FW_SIZE_OFFSET           (QLCNIC_USER_START+0x40c)
 330 #define QLCNIC_FW_SERIAL_NUM_OFFSET     (QLCNIC_USER_START+0x81c)
 331 #define QLCNIC_BIOS_VERSION_OFFSET      (QLCNIC_USER_START+0x83c)
 332
 333 #define QLCNIC_BRDTYPE_OFFSET           (QLCNIC_BRDCFG_START+0x8)
 334 #define QLCNIC_FW_MAGIC_OFFSET          (QLCNIC_BRDCFG_START+0x128)
 335
 336 #define QLCNIC_FW_MIN_SIZE              (0x3fffff)
 337 #define QLCNIC_UNIFIED_ROMIMAGE         0
 338 #define QLCNIC_FLASH_ROMIMAGE           1
 339 #define QLCNIC_UNKNOWN_ROMIMAGE         0xff
 340
 341 #define QLCNIC_UNIFIED_ROMIMAGE_NAME    "phanfw.bin"
 342 #define QLCNIC_FLASH_ROMIMAGE_NAME      "flash"
 343
 344 extern char qlcnic_driver_name[];
 345
 346 /* Number of status descriptors to handle per interrupt */
 347 #define MAX_STATUS_HANDLE       (64)
 348
 349 /*
 350  * qlcnic_skb_frag{} is to contain mapping info for each SG list. This
 351  * has to be freed when DMA is complete. This is part of qlcnic_tx_buffer{}.
 352  */
 353 struct qlcnic_skb_frag {
 354         u64 dma;
 355         u64 length;
 356 };
 357
 358 struct qlcnic_recv_crb {
 359         u32 crb_rcv_producer[NUM_RCV_DESC_RINGS];
 360         u32 crb_sts_consumer[NUM_STS_DESC_RINGS];
 361         u32 sw_int_mask[NUM_STS_DESC_RINGS];
 362 };
 363
 364 /*    Following defines are for the state of the buffers    */
 365 #define QLCNIC_BUFFER_FREE      0
 366 #define QLCNIC_BUFFER_BUSY      1
 367
 368 /*
 369  * There will be one qlcnic_buffer per skb packet.    These will be
 370  * used to save the dma info for pci_unmap_page()
 371  */
 372 struct qlcnic_cmd_buffer {
 373         struct sk_buff *skb;
 374         struct qlcnic_skb_frag frag_array[MAX_SKB_FRAGS + 1];
 375         u32 frag_count;
 376 };
 377
 378 /* In rx_buffer, we do not need multiple fragments as is a single buffer */
 379 struct qlcnic_rx_buffer {
 380         struct list_head list;
 381         struct sk_buff *skb;
 382         u64 dma;
 383         u16 ref_handle;
 384 };
 385
 386 /* Board types */
 387 #define QLCNIC_GBE      0x01
 388 #define QLCNIC_XGBE     0x02
 389
 390 /*
 391  * One hardware_context{} per adapter
 392  * contains interrupt info as well shared hardware info.
 393  */
 394 struct qlcnic_hardware_context {
 395         void __iomem *pci_base0;
 396         void __iomem *ocm_win_crb;
 397
 398         unsigned long pci_len0;
 399
 400         rwlock_t crb_lock;
 401         struct mutex mem_lock;
 402
 403         u8 revision_id;
 404         u8 pci_func;
 405         u8 linkup;
 406         u16 port_type;
 407         u16 board_type;
 408 };
 409
 410 struct qlcnic_adapter_stats {
 411         u64  xmitcalled;
 412         u64  xmitfinished;
 413         u64  rxdropped;
 414         u64  txdropped;
 415         u64  csummed;
 416         u64  rx_pkts;
 417         u64  lro_pkts;
 418         u64  rxbytes;
 419         u64  txbytes;
 420         u64  lrobytes;
 421         u64  lso_frames;
 422         u64  xmit_on;
 423         u64  xmit_off;
 424         u64  skb_alloc_failure;
 425         u64  null_rxbuf;
 426         u64  rx_dma_map_error;
 427         u64  tx_dma_map_error;
 428 };
 429
 430 /*
 431  * Rcv Descriptor Context. One such per Rcv Descriptor. There may
 432  * be one Rcv Descriptor for normal packets, one for jumbo and may be others.
 433  */
 434 struct qlcnic_host_rds_ring {
 435         u32 producer;
 436         u32 num_desc;
 437         u32 dma_size;
 438         u32 skb_size;
 439         u32 flags;
 440         void __iomem *crb_rcv_producer;
 441         struct rcv_desc *desc_head;
 442         struct qlcnic_rx_buffer *rx_buf_arr;
 443         struct list_head free_list;
 444         spinlock_t lock;
 445         dma_addr_t phys_addr;
 446 };
 447
 448 struct qlcnic_host_sds_ring {
 449         u32 consumer;
 450         u32 num_desc;
 451         void __iomem *crb_sts_consumer;
 452         void __iomem *crb_intr_mask;
 453
 454         struct status_desc *desc_head;
 455         struct qlcnic_adapter *adapter;
 456         struct napi_struct napi;
 457         struct list_head free_list[NUM_RCV_DESC_RINGS];
 458
 459         int irq;
 460
 461         dma_addr_t phys_addr;
 462         char name[IFNAMSIZ+4];
 463 };
 464
 465 struct qlcnic_host_tx_ring {
 466         u32 producer;
 467         __le32 *hw_consumer;
 468         u32 sw_consumer;
 469         void __iomem *crb_cmd_producer;
 470         u32 num_desc;
 471
 472         struct netdev_queue *txq;
 473
 474         struct qlcnic_cmd_buffer *cmd_buf_arr;
 475         struct cmd_desc_type0 *desc_head;
 476         dma_addr_t phys_addr;
 477         dma_addr_t hw_cons_phys_addr;
 478 };
 479
 480 /*
 481  * Receive context. There is one such structure per instance of the
 482  * receive processing. Any state information that is relevant to
 483  * the receive, and is must be in this structure. The global data may be
 484  * present elsewhere.
 485  */
 486 struct qlcnic_recv_context {
 487         u32 state;
 488         u16 context_id;
 489         u16 virt_port;
 490
 491         struct qlcnic_host_rds_ring *rds_rings;
 492         struct qlcnic_host_sds_ring *sds_rings;
 493 };
 494
 495 /* HW context creation */
 496
 497 #define QLCNIC_OS_CRB_RETRY_COUNT       4000
 498 #define QLCNIC_CDRP_SIGNATURE_MAKE(pcifn, version) \
 499         (((pcifn) & 0xff) | (((version) & 0xff) << 8) | (0xcafe << 16))
 500
 501 #define QLCNIC_CDRP_CMD_BIT             0x80000000
 502
 503 /*
 504  * All responses must have the QLCNIC_CDRP_CMD_BIT cleared
 505  * in the crb QLCNIC_CDRP_CRB_OFFSET.
 506  */
 507 #define QLCNIC_CDRP_FORM_RSP(rsp)       (rsp)
 508 #define QLCNIC_CDRP_IS_RSP(rsp) (((rsp) & QLCNIC_CDRP_CMD_BIT) == 0)
 509
 510 #define QLCNIC_CDRP_RSP_OK              0x00000001
 511 #define QLCNIC_CDRP_RSP_FAIL            0x00000002
 512 #define QLCNIC_CDRP_RSP_TIMEOUT         0x00000003
 513
 514 /*
 515  * All commands must have the QLCNIC_CDRP_CMD_BIT set in
 516  * the crb QLCNIC_CDRP_CRB_OFFSET.
 517  */
 518 #define QLCNIC_CDRP_FORM_CMD(cmd)       (QLCNIC_CDRP_CMD_BIT | (cmd))
 519 #define QLCNIC_CDRP_IS_CMD(cmd) (((cmd) & QLCNIC_CDRP_CMD_BIT) != 0)
 520
 521 #define QLCNIC_CDRP_CMD_SUBMIT_CAPABILITIES     0x00000001
 522 #define QLCNIC_CDRP_CMD_READ_MAX_RDS_PER_CTX    0x00000002
 523 #define QLCNIC_CDRP_CMD_READ_MAX_SDS_PER_CTX    0x00000003
 524 #define QLCNIC_CDRP_CMD_READ_MAX_RULES_PER_CTX  0x00000004
 525 #define QLCNIC_CDRP_CMD_READ_MAX_RX_CTX         0x00000005
 526 #define QLCNIC_CDRP_CMD_READ_MAX_TX_CTX         0x00000006
 527 #define QLCNIC_CDRP_CMD_CREATE_RX_CTX           0x00000007
 528 #define QLCNIC_CDRP_CMD_DESTROY_RX_CTX          0x00000008
 529 #define QLCNIC_CDRP_CMD_CREATE_TX_CTX           0x00000009
 530 #define QLCNIC_CDRP_CMD_DESTROY_TX_CTX          0x0000000a
 531 #define QLCNIC_CDRP_CMD_SETUP_STATISTICS        0x0000000e
 532 #define QLCNIC_CDRP_CMD_GET_STATISTICS          0x0000000f
 533 #define QLCNIC_CDRP_CMD_DELETE_STATISTICS       0x00000010
 534 #define QLCNIC_CDRP_CMD_SET_MTU                 0x00000012
 535 #define QLCNIC_CDRP_CMD_READ_PHY                0x00000013
 536 #define QLCNIC_CDRP_CMD_WRITE_PHY               0x00000014
 537 #define QLCNIC_CDRP_CMD_READ_HW_REG             0x00000015
 538 #define QLCNIC_CDRP_CMD_GET_FLOW_CTL            0x00000016
 539 #define QLCNIC_CDRP_CMD_SET_FLOW_CTL            0x00000017
 540 #define QLCNIC_CDRP_CMD_READ_MAX_MTU            0x00000018
 541 #define QLCNIC_CDRP_CMD_READ_MAX_LRO            0x00000019
 542 #define QLCNIC_CDRP_CMD_CONFIGURE_TOE           0x0000001a
 543 #define QLCNIC_CDRP_CMD_FUNC_ATTRIB             0x0000001b
 544 #define QLCNIC_CDRP_CMD_READ_PEXQ_PARAMETERS    0x0000001c
 545 #define QLCNIC_CDRP_CMD_GET_LIC_CAPABILITIES    0x0000001d
 546 #define QLCNIC_CDRP_CMD_READ_MAX_LRO_PER_BOARD  0x0000001e
 547 #define QLCNIC_CDRP_CMD_MAC_ADDRESS             0x0000001f
 548
 549 #define QLCNIC_CDRP_CMD_GET_PCI_INFO            0x00000020
 550 #define QLCNIC_CDRP_CMD_GET_NIC_INFO            0x00000021
 551 #define QLCNIC_CDRP_CMD_SET_NIC_INFO            0x00000022
 552 #define QLCNIC_CDRP_CMD_RESET_NPAR              0x00000023
 553 #define QLCNIC_CDRP_CMD_GET_ESWITCH_CAPABILITY  0x00000024
 554 #define QLCNIC_CDRP_CMD_TOGGLE_ESWITCH          0x00000025
 555 #define QLCNIC_CDRP_CMD_GET_ESWITCH_STATUS      0x00000026
 556 #define QLCNIC_CDRP_CMD_SET_PORTMIRRORING       0x00000027
 557 #define QLCNIC_CDRP_CMD_CONFIGURE_ESWITCH       0x00000028
 558 #define QLCNIC_CDRP_CMD_GET_ESWITCH_STATS       0x0000002a
 559
 560 #define QLCNIC_RCODE_SUCCESS            0
 561 #define QLCNIC_RCODE_TIMEOUT            17
 562 #define QLCNIC_DESTROY_CTX_RESET        0
 563
 564 /*
 565  * Capabilities Announced
 566  */
 567 #define QLCNIC_CAP0_LEGACY_CONTEXT      (1)
 568 #define QLCNIC_CAP0_LEGACY_MN           (1 << 2)
 569 #define QLCNIC_CAP0_LSO                 (1 << 6)
 570 #define QLCNIC_CAP0_JUMBO_CONTIGUOUS    (1 << 7)
 571 #define QLCNIC_CAP0_LRO_CONTIGUOUS      (1 << 8)
 572 #define QLCNIC_CAP0_VALIDOFF            (1 << 11)
 573
 574 /*
 575  * Context state
 576  */
 577 #define QLCNIC_HOST_CTX_STATE_FREED     0
 578 #define QLCNIC_HOST_CTX_STATE_ACTIVE    2
 579
 580 /*
 581  * Rx context
 582  */
 583
 584 struct qlcnic_hostrq_sds_ring {
 585         __le64 host_phys_addr;  /* Ring base addr */
 586         __le32 ring_size;               /* Ring entries */
 587         __le16 msi_index;
 588         __le16 rsvd;            /* Padding */
 589 };
 590
 591 struct qlcnic_hostrq_rds_ring {
 592         __le64 host_phys_addr;  /* Ring base addr */
 593         __le64 buff_size;               /* Packet buffer size */
 594         __le32 ring_size;               /* Ring entries */
 595         __le32 ring_kind;               /* Class of ring */
 596 };
 597
 598 struct qlcnic_hostrq_rx_ctx {
 599         __le64 host_rsp_dma_addr;       /* Response dma'd here */
 600         __le32 capabilities[4]; /* Flag bit vector */
 601         __le32 host_int_crb_mode;       /* Interrupt crb usage */
 602         __le32 host_rds_crb_mode;       /* RDS crb usage */
 603         /* These ring offsets are relative to data[0] below */
 604         __le32 rds_ring_offset; /* Offset to RDS config */
 605         __le32 sds_ring_offset; /* Offset to SDS config */
 606         __le16 num_rds_rings;   /* Count of RDS rings */
 607         __le16 num_sds_rings;   /* Count of SDS rings */
 608         __le16 valid_field_offset;
 609         u8  txrx_sds_binding;
 610         u8  msix_handler;
 611         u8  reserved[128];      /* reserve space for future expansion*/
 612         /* MUST BE 64-bit aligned.
 613            The following is packed:
 614            - N hostrq_rds_rings
 615            - N hostrq_sds_rings */
 616         char data[0];
 617 };
 618
 619 struct qlcnic_cardrsp_rds_ring{
 620         __le32 host_producer_crb;       /* Crb to use */
 621         __le32 rsvd1;           /* Padding */
 622 };
 623
 624 struct qlcnic_cardrsp_sds_ring {
 625         __le32 host_consumer_crb;       /* Crb to use */
 626         __le32 interrupt_crb;   /* Crb to use */
 627 };
 628
 629 struct qlcnic_cardrsp_rx_ctx {
 630         /* These ring offsets are relative to data[0] below */
 631         __le32 rds_ring_offset; /* Offset to RDS config */
 632         __le32 sds_ring_offset; /* Offset to SDS config */
 633         __le32 host_ctx_state;  /* Starting State */
 634         __le32 num_fn_per_port; /* How many PCI fn share the port */
 635         __le16 num_rds_rings;   /* Count of RDS rings */
 636         __le16 num_sds_rings;   /* Count of SDS rings */
 637         __le16 context_id;              /* Handle for context */
 638         u8  phys_port;          /* Physical id of port */
 639         u8  virt_port;          /* Virtual/Logical id of port */
 640         u8  reserved[128];      /* save space for future expansion */
 641         /*  MUST BE 64-bit aligned.
 642            The following is packed:
 643            - N cardrsp_rds_rings
 644            - N cardrs_sds_rings */
 645         char data[0];
 646 };
 647
 648 #define SIZEOF_HOSTRQ_RX(HOSTRQ_RX, rds_rings, sds_rings)       \
 649         (sizeof(HOSTRQ_RX) +                                    \
 650         (rds_rings)*(sizeof(struct qlcnic_hostrq_rds_ring)) +           \
 651         (sds_rings)*(sizeof(struct qlcnic_hostrq_sds_ring)))
 652
 653 #define SIZEOF_CARDRSP_RX(CARDRSP_RX, rds_rings, sds_rings)     \
 654         (sizeof(CARDRSP_RX) +                                   \
 655         (rds_rings)*(sizeof(struct qlcnic_cardrsp_rds_ring)) +          \
 656         (sds_rings)*(sizeof(struct qlcnic_cardrsp_sds_ring)))
 657
 658 /*
 659  * Tx context
 660  */
 661
 662 struct qlcnic_hostrq_cds_ring {
 663         __le64 host_phys_addr;  /* Ring base addr */
 664         __le32 ring_size;               /* Ring entries */
 665         __le32 rsvd;            /* Padding */
 666 };
 667
 668 struct qlcnic_hostrq_tx_ctx {
 669         __le64 host_rsp_dma_addr;       /* Response dma'd here */
 670         __le64 cmd_cons_dma_addr;       /*  */
 671         __le64 dummy_dma_addr;  /*  */
 672         __le32 capabilities[4]; /* Flag bit vector */
 673         __le32 host_int_crb_mode;       /* Interrupt crb usage */
 674         __le32 rsvd1;           /* Padding */
 675         __le16 rsvd2;           /* Padding */
 676         __le16 interrupt_ctl;
 677         __le16 msi_index;
 678         __le16 rsvd3;           /* Padding */
 679         struct qlcnic_hostrq_cds_ring cds_ring; /* Desc of cds ring */
 680         u8  reserved[128];      /* future expansion */
 681 };
 682
 683 struct qlcnic_cardrsp_cds_ring {
 684         __le32 host_producer_crb;       /* Crb to use */
 685         __le32 interrupt_crb;   /* Crb to use */
 686 };
 687
 688 struct qlcnic_cardrsp_tx_ctx {
 689         __le32 host_ctx_state;  /* Starting state */
 690         __le16 context_id;              /* Handle for context */
 691         u8  phys_port;          /* Physical id of port */
 692         u8  virt_port;          /* Virtual/Logical id of port */
 693         struct qlcnic_cardrsp_cds_ring cds_ring;        /* Card cds settings */
 694         u8  reserved[128];      /* future expansion */
 695 };
 696
 697 #define SIZEOF_HOSTRQ_TX(HOSTRQ_TX)     (sizeof(HOSTRQ_TX))
 698 #define SIZEOF_CARDRSP_TX(CARDRSP_TX)   (sizeof(CARDRSP_TX))
 699
 700 /* CRB */
 701
 702 #define QLCNIC_HOST_RDS_CRB_MODE_UNIQUE 0
 703 #define QLCNIC_HOST_RDS_CRB_MODE_SHARED 1
 704 #define QLCNIC_HOST_RDS_CRB_MODE_CUSTOM 2
 705 #define QLCNIC_HOST_RDS_CRB_MODE_MAX    3
 706
 707 #define QLCNIC_HOST_INT_CRB_MODE_UNIQUE 0
 708 #define QLCNIC_HOST_INT_CRB_MODE_SHARED 1
 709 #define QLCNIC_HOST_INT_CRB_MODE_NORX   2
 710 #define QLCNIC_HOST_INT_CRB_MODE_NOTX   3
 711 #define QLCNIC_HOST_INT_CRB_MODE_NORXTX 4
 712
 713
 714 /* MAC */
 715
 716 #define MC_COUNT_P3     38
 717
 718 #define QLCNIC_MAC_NOOP 0
 719 #define QLCNIC_MAC_ADD  1
 720 #define QLCNIC_MAC_DEL  2
 721
 722 struct qlcnic_mac_list_s {
 723         struct list_head list;
 724         uint8_t mac_addr[ETH_ALEN+2];
 725 };
 726
 727 /*
 728  * Interrupt coalescing defaults. The defaults are for 1500 MTU. It is
 729  * adjusted based on configured MTU.
 730  */
 731 #define QLCNIC_DEFAULT_INTR_COALESCE_RX_TIME_US 3
 732 #define QLCNIC_DEFAULT_INTR_COALESCE_RX_PACKETS 256
 733 #define QLCNIC_DEFAULT_INTR_COALESCE_TX_PACKETS 64
 734 #define QLCNIC_DEFAULT_INTR_COALESCE_TX_TIME_US 4
 735
 736 #define QLCNIC_INTR_DEFAULT                     0x04
 737
 738 union qlcnic_nic_intr_coalesce_data {
 739         struct {
 740                 u16     rx_packets;
 741                 u16     rx_time_us;
 742                 u16     tx_packets;
 743                 u16     tx_time_us;
 744         } data;
 745         u64             word;
 746 };
 747
 748 struct qlcnic_nic_intr_coalesce {
 749         u16             stats_time_us;
 750         u16             rate_sample_time;
 751         u16             flags;
 752         u16             rsvd_1;
 753         u32             low_threshold;
 754         u32             high_threshold;
 755         union qlcnic_nic_intr_coalesce_data     normal;
 756         union qlcnic_nic_intr_coalesce_data     low;
 757         union qlcnic_nic_intr_coalesce_data     high;
 758         union qlcnic_nic_intr_coalesce_data     irq;
 759 };
 760
 761 #define QLCNIC_HOST_REQUEST     0x13
 762 #define QLCNIC_REQUEST          0x14
 763
 764 #define QLCNIC_MAC_EVENT        0x1
 765
 766 #define QLCNIC_IP_UP            2
 767 #define QLCNIC_IP_DOWN          3
 768
 769 /*
 770  * Driver --> Firmware
 771  */
 772 #define QLCNIC_H2C_OPCODE_START                         0
 773 #define QLCNIC_H2C_OPCODE_CONFIG_RSS                    1
 774 #define QLCNIC_H2C_OPCODE_CONFIG_RSS_TBL                2
 775 #define QLCNIC_H2C_OPCODE_CONFIG_INTR_COALESCE          3
 776 #define QLCNIC_H2C_OPCODE_CONFIG_LED                    4
 777 #define QLCNIC_H2C_OPCODE_CONFIG_PROMISCUOUS            5
 778 #define QLCNIC_H2C_OPCODE_CONFIG_L2_MAC                 6
 779 #define QLCNIC_H2C_OPCODE_LRO_REQUEST                   7
 780 #define QLCNIC_H2C_OPCODE_GET_SNMP_STATS                8
 781 #define QLCNIC_H2C_OPCODE_PROXY_START_REQUEST           9
 782 #define QLCNIC_H2C_OPCODE_PROXY_STOP_REQUEST            10
 783 #define QLCNIC_H2C_OPCODE_PROXY_SET_MTU                 11
 784 #define QLCNIC_H2C_OPCODE_PROXY_SET_VPORT_MISS_MODE     12
 785 #define QLCNIC_H2C_OPCODE_GET_FINGER_PRINT_REQUEST      13
 786 #define QLCNIC_H2C_OPCODE_INSTALL_LICENSE_REQUEST       14
 787 #define QLCNIC_H2C_OPCODE_GET_LICENSE_CAPABILITY_REQUEST        15
 788 #define QLCNIC_H2C_OPCODE_GET_NET_STATS                 16
 789 #define QLCNIC_H2C_OPCODE_PROXY_UPDATE_P2V              17
 790 #define QLCNIC_H2C_OPCODE_CONFIG_IPADDR                 18
 791 #define QLCNIC_H2C_OPCODE_CONFIG_LOOPBACK               19
 792 #define QLCNIC_H2C_OPCODE_PROXY_STOP_DONE               20
 793 #define QLCNIC_H2C_OPCODE_GET_LINKEVENT                 21
 794 #define QLCNIC_C2C_OPCODE                               22
 795 #define QLCNIC_H2C_OPCODE_CONFIG_BRIDGING               23
 796 #define QLCNIC_H2C_OPCODE_CONFIG_HW_LRO                 24
 797 #define QLCNIC_H2C_OPCODE_LAST                          25
 798 /*
 799  * Firmware --> Driver
 800  */
 801
 802 #define QLCNIC_C2H_OPCODE_START                         128
 803 #define QLCNIC_C2H_OPCODE_CONFIG_RSS_RESPONSE           129
 804 #define QLCNIC_C2H_OPCODE_CONFIG_RSS_TBL_RESPONSE       130
 805 #define QLCNIC_C2H_OPCODE_CONFIG_MAC_RESPONSE           131
 806 #define QLCNIC_C2H_OPCODE_CONFIG_PROMISCUOUS_RESPONSE   132
 807 #define QLCNIC_C2H_OPCODE_CONFIG_L2_MAC_RESPONSE        133
 808 #define QLCNIC_C2H_OPCODE_LRO_DELETE_RESPONSE           134
 809 #define QLCNIC_C2H_OPCODE_LRO_ADD_FAILURE_RESPONSE      135
 810 #define QLCNIC_C2H_OPCODE_GET_SNMP_STATS                136
 811 #define QLCNIC_C2H_OPCODE_GET_FINGER_PRINT_REPLY        137
 812 #define QLCNIC_C2H_OPCODE_INSTALL_LICENSE_REPLY         138
 813 #define QLCNIC_C2H_OPCODE_GET_LICENSE_CAPABILITIES_REPLY 139
 814 #define QLCNIC_C2H_OPCODE_GET_NET_STATS_RESPONSE        140
 815 #define QLCNIC_C2H_OPCODE_GET_LINKEVENT_RESPONSE        141
 816 #define QLCNIC_C2H_OPCODE_LAST                          142
 817
 818 #define VPORT_MISS_MODE_DROP            0 /* drop all unmatched */
 819 #define VPORT_MISS_MODE_ACCEPT_ALL      1 /* accept all packets */
 820 #define VPORT_MISS_MODE_ACCEPT_MULTI    2 /* accept unmatched multicast */
 821
 822 #define QLCNIC_LRO_REQUEST_CLEANUP      4
 823
 824 /* Capabilites received */
 825 #define QLCNIC_FW_CAPABILITY_TSO                BIT_1
 826 #define QLCNIC_FW_CAPABILITY_BDG                BIT_8
 827 #define QLCNIC_FW_CAPABILITY_FVLANTX            BIT_9
 828 #define QLCNIC_FW_CAPABILITY_HW_LRO             BIT_10
 829
 830 /* module types */
 831 #define LINKEVENT_MODULE_NOT_PRESENT                    1
 832 #define LINKEVENT_MODULE_OPTICAL_UNKNOWN                2
 833 #define LINKEVENT_MODULE_OPTICAL_SRLR                   3
 834 #define LINKEVENT_MODULE_OPTICAL_LRM                    4
 835 #define LINKEVENT_MODULE_OPTICAL_SFP_1G                 5
 836 #define LINKEVENT_MODULE_TWINAX_UNSUPPORTED_CABLE       6
 837 #define LINKEVENT_MODULE_TWINAX_UNSUPPORTED_CABLELEN    7
 838 #define LINKEVENT_MODULE_TWINAX                         8
 839
 840 #define LINKSPEED_10GBPS        10000
 841 #define LINKSPEED_1GBPS         1000
 842 #define LINKSPEED_100MBPS       100
 843 #define LINKSPEED_10MBPS        10
 844
 845 #define LINKSPEED_ENCODED_10MBPS        0
 846 #define LINKSPEED_ENCODED_100MBPS       1
 847 #define LINKSPEED_ENCODED_1GBPS         2
 848
 849 #define LINKEVENT_AUTONEG_DISABLED      0
 850 #define LINKEVENT_AUTONEG_ENABLED       1
 851
 852 #define LINKEVENT_HALF_DUPLEX           0
 853 #define LINKEVENT_FULL_DUPLEX           1
 854
 855 #define LINKEVENT_LINKSPEED_MBPS        0
 856 #define LINKEVENT_LINKSPEED_ENCODED     1
 857
 858 #define AUTO_FW_RESET_ENABLED   0x01
 859 /* firmware response header:
 860  *      63:58 - message type
 861  *      57:56 - owner
 862  *      55:53 - desc count
 863  *      52:48 - reserved
 864  *      47:40 - completion id
 865  *      39:32 - opcode
 866  *      31:16 - error code
 867  *      15:00 - reserved
 868  */
 869 #define qlcnic_get_nic_msg_opcode(msg_hdr)      \
 870         ((msg_hdr >> 32) & 0xFF)
 871
 872 struct qlcnic_fw_msg {
 873         union {
 874                 struct {
 875                         u64 hdr;
 876                         u64 body[7];
 877                 };
 878                 u64 words[8];
 879         };
 880 };
 881
 882 struct qlcnic_nic_req {
 883         __le64 qhdr;
 884         __le64 req_hdr;
 885         __le64 words[6];
 886 };
 887
 888 struct qlcnic_mac_req {
 889         u8 op;
 890         u8 tag;
 891         u8 mac_addr[6];
 892 };
 893
 894 #define QLCNIC_MSI_ENABLED              0x02
 895 #define QLCNIC_MSIX_ENABLED             0x04
 896 #define QLCNIC_LRO_ENABLED              0x08
 897 #define QLCNIC_LRO_DISABLED             0x00
 898 #define QLCNIC_BRIDGE_ENABLED           0X10
 899 #define QLCNIC_DIAG_ENABLED             0x20
 900 #define QLCNIC_ESWITCH_ENABLED          0x40
 901 #define QLCNIC_IS_MSI_FAMILY(adapter) \
 902         ((adapter)->flags & (QLCNIC_MSI_ENABLED | QLCNIC_MSIX_ENABLED))
 903
 904 #define MSIX_ENTRIES_PER_ADAPTER        NUM_STS_DESC_RINGS
 905 #define QLCNIC_MSIX_TBL_SPACE           8192
 906 #define QLCNIC_PCI_REG_MSIX_TBL         0x44
 907 #define QLCNIC_MSIX_TBL_PGSIZE          4096
 908
 909 #define QLCNIC_NETDEV_WEIGHT    128
 910 #define QLCNIC_ADAPTER_UP_MAGIC 777
 911
 912 #define __QLCNIC_FW_ATTACHED            0
 913 #define __QLCNIC_DEV_UP                 1
 914 #define __QLCNIC_RESETTING              2
 915 #define __QLCNIC_START_FW               4
 916 #define __QLCNIC_AER                    5
 917
 918 #define QLCNIC_INTERRUPT_TEST           1
 919 #define QLCNIC_LOOPBACK_TEST            2
 920
 921 struct qlcnic_adapter {
 922         struct qlcnic_hardware_context ahw;
 923
 924         struct net_device *netdev;
 925         struct pci_dev *pdev;
 926         struct list_head mac_list;
 927
 928         spinlock_t tx_clean_lock;
 929
 930         u16 num_txd;
 931         u16 num_rxd;
 932         u16 num_jumbo_rxd;
 933
 934         u8 max_rds_rings;
 935         u8 max_sds_rings;
 936         u8 driver_mismatch;
 937         u8 msix_supported;
 938         u8 rx_csum;
 939         u8 portnum;
 940         u8 physical_port;
 941         u8 reset_context;
 942
 943         u8 mc_enabled;
 944         u8 max_mc_count;
 945         u8 rss_supported;
 946         u8 fw_wait_cnt;
 947         u8 fw_fail_cnt;
 948         u8 tx_timeo_cnt;
 949         u8 need_fw_reset;
 950
 951         u8 has_link_events;
 952         u8 fw_type;
 953         u16 tx_context_id;
 954         u16 is_up;
 955
 956         u16 link_speed;
 957         u16 link_duplex;
 958         u16 link_autoneg;
 959         u16 module_type;
 960
 961         u16 op_mode;
 962         u16 switch_mode;
 963         u16 max_tx_ques;
 964         u16 max_rx_ques;
 965         u16 max_mtu;
 966
 967         u32 fw_hal_version;
 968         u32 capabilities;
 969         u32 flags;
 970         u32 irq;
 971         u32 temp;
 972
 973         u32 int_vec_bit;
 974         u32 heartbit;
 975
 976         u8 max_mac_filters;
 977         u8 dev_state;
 978         u8 diag_test;
 979         u8 diag_cnt;
 980         u8 reset_ack_timeo;
 981         u8 dev_init_timeo;
 982         u16 msg_enable;
 983
 984         u8 mac_addr[ETH_ALEN];
 985
 986         u64 dev_rst_time;
 987
 988         struct qlcnic_npar_info *npars;
 989         struct qlcnic_eswitch *eswitch;
 990         struct qlcnic_nic_template *nic_ops;
 991
 992         struct qlcnic_adapter_stats stats;
 993
 994         struct qlcnic_recv_context recv_ctx;
 995         struct qlcnic_host_tx_ring *tx_ring;
 996
 997         void __iomem    *tgt_mask_reg;
 998         void __iomem    *tgt_status_reg;
 999         void __iomem    *crb_int_state_reg;
1000         void __iomem    *isr_int_vec;
1001
1002         struct msix_entry msix_entries[MSIX_ENTRIES_PER_ADAPTER];
1003
1004         struct delayed_work fw_work;
1005
1006         struct qlcnic_nic_intr_coalesce coal;
1007
1008         unsigned long state;
1009         __le32 file_prd_off;    /*File fw product offset*/
1010         u32 fw_version;
1011         const struct firmware *fw;
1012 };
1013
1014 struct qlcnic_info {
1015         __le16  pci_func;
1016         __le16  op_mode; /* 1 = Priv, 2 = NP, 3 = NP passthru */
1017         __le16  phys_port;
1018         __le16  switch_mode; /* 0 = disabled, 1 = int, 2 = ext */
1019
1020         __le32  capabilities;
1021         u8      max_mac_filters;
1022         u8      reserved1;
1023         __le16  max_mtu;
1024
1025         __le16  max_tx_ques;
1026         __le16  max_rx_ques;
1027         __le16  min_tx_bw;
1028         __le16  max_tx_bw;
1029         u8      reserved2[104];
1030 };
1031
1032 struct qlcnic_pci_info {
1033         __le16  id; /* pci function id */
1034         __le16  active; /* 1 = Enabled */
1035         __le16  type; /* 1 = NIC, 2 = FCoE, 3 = iSCSI */
1036         __le16  default_port; /* default port number */
1037
1038         __le16  tx_min_bw; /* Multiple of 100mbpc */
1039         __le16  tx_max_bw;
1040         __le16  reserved1[2];
1041
1042         u8      mac[ETH_ALEN];
1043         u8      reserved2[106];
1044 };
1045
1046 struct qlcnic_npar_info {
1047         u16     vlan_id;
1048         u16     min_bw;
1049         u16     max_bw;
1050         u8      phy_port;
1051         u8      type;
1052         u8      active;
1053         u8      enable_pm;
1054         u8      dest_npar;
1055         u8      host_vlan_tag;
1056         u8      promisc_mode;
1057         u8      discard_tagged;
1058         u8      mac_learning;
1059 };
1060 struct qlcnic_eswitch {
1061         u8      port;
1062         u8      active_vports;
1063         u8      active_vlans;
1064         u8      active_ucast_filters;
1065         u8      max_ucast_filters;
1066         u8      max_active_vlans;
1067
1068         u32     flags;
1069 #define QLCNIC_SWITCH_ENABLE            BIT_1
1070 #define QLCNIC_SWITCH_VLAN_FILTERING    BIT_2
1071 #define QLCNIC_SWITCH_PROMISC_MODE      BIT_3
1072 #define QLCNIC_SWITCH_PORT_MIRRORING    BIT_4
1073 };
1074
1075
1076 /* Return codes for Error handling */
1077 #define QL_STATUS_INVALID_PARAM -1
1078
1079 #define MAX_BW                  100
1080 #define MIN_BW                  1
1081 #define MAX_VLAN_ID             4095
1082 #define MIN_VLAN_ID             2
1083 #define MAX_TX_QUEUES           1
1084 #define MAX_RX_QUEUES           4
1085 #define DEFAULT_MAC_LEARN       1
1086
1087 #define IS_VALID_VLAN(vlan)     (vlan >= MIN_VLAN_ID && vlan <= MAX_VLAN_ID)
1088 #define IS_VALID_BW(bw)         (bw >= MIN_BW && bw <= MAX_BW)
1089 #define IS_VALID_TX_QUEUES(que) (que > 0 && que <= MAX_TX_QUEUES)
1090 #define IS_VALID_RX_QUEUES(que) (que > 0 && que <= MAX_RX_QUEUES)
1091 #define IS_VALID_MODE(mode)     (mode == 0 || mode == 1)
1092
1093 struct qlcnic_pci_func_cfg {
1094         u16     func_type;
1095         u16     min_bw;
1096         u16     max_bw;
1097         u16     port_num;
1098         u8      pci_func;
1099         u8      func_state;
1100         u8      def_mac_addr[6];
1101 };
1102
1103 struct qlcnic_npar_func_cfg {
1104         u32     fw_capab;
1105         u16     port_num;
1106         u16     min_bw;
1107         u16     max_bw;
1108         u16     max_tx_queues;
1109         u16     max_rx_queues;
1110         u8      pci_func;
1111         u8      op_mode;
1112 };
1113
1114 struct qlcnic_pm_func_cfg {
1115         u8      pci_func;
1116         u8      action;
1117         u8      dest_npar;
1118         u8      reserved[5];
1119 };
1120
1121 struct qlcnic_esw_func_cfg {
1122         u16     vlan_id;
1123         u8      pci_func;
1124         u8      host_vlan_tag;
1125         u8      promisc_mode;
1126         u8      discard_tagged;
1127         u8      mac_learning;
1128         u8      reserved;
1129 };
1130
1131 #define QLCNIC_STATS_VERSION            1
1132 #define QLCNIC_STATS_PORT               1
1133 #define QLCNIC_STATS_ESWITCH            2
1134 #define QLCNIC_QUERY_RX_COUNTER         0
1135 #define QLCNIC_QUERY_TX_COUNTER         1
1136 struct __qlcnic_esw_statistics {
1137         __le16 context_id;
1138         __le16 version;
1139         __le16 size;
1140         __le16 unused;
1141         __le64 unicast_frames;
1142         __le64 multicast_frames;
1143         __le64 broadcast_frames;
1144         __le64 dropped_frames;
1145         __le64 errors;
1146         __le64 local_frames;
1147         __le64 numbytes;
1148         __le64 rsvd[3];
1149 };
1150
1151 struct qlcnic_esw_statistics {
1152         struct __qlcnic_esw_statistics rx;
1153         struct __qlcnic_esw_statistics tx;
1154 };
1155
1156 int qlcnic_fw_cmd_query_phy(struct qlcnic_adapter *adapter, u32 reg, u32 *val);
1157 int qlcnic_fw_cmd_set_phy(struct qlcnic_adapter *adapter, u32 reg, u32 val);
1158
1159 u32 qlcnic_hw_read_wx_2M(struct qlcnic_adapter *adapter, ulong off);
1160 int qlcnic_hw_write_wx_2M(struct qlcnic_adapter *, ulong off, u32 data);
1161 int qlcnic_pci_mem_write_2M(struct qlcnic_adapter *, u64 off, u64 data);
1162 int qlcnic_pci_mem_read_2M(struct qlcnic_adapter *, u64 off, u64 *data);
1163 void qlcnic_pci_camqm_read_2M(struct qlcnic_adapter *, u64, u64 *);
1164 void qlcnic_pci_camqm_write_2M(struct qlcnic_adapter *, u64, u64);
1165
1166 #define ADDR_IN_RANGE(addr, low, high)  \
1167         (((addr) < (high)) && ((addr) >= (low)))
1168
1169 #define QLCRD32(adapter, off) \
1170         (qlcnic_hw_read_wx_2M(adapter, off))
1171 #define QLCWR32(adapter, off, val) \
1172         (qlcnic_hw_write_wx_2M(adapter, off, val))
1173
1174 int qlcnic_pcie_sem_lock(struct qlcnic_adapter *, int, u32);
1175 void qlcnic_pcie_sem_unlock(struct qlcnic_adapter *, int);
1176
1177 #define qlcnic_rom_lock(a)      \
1178         qlcnic_pcie_sem_lock((a), 2, QLCNIC_ROM_LOCK_ID)
1179 #define qlcnic_rom_unlock(a)    \
1180         qlcnic_pcie_sem_unlock((a), 2)
1181 #define qlcnic_phy_lock(a)      \
1182         qlcnic_pcie_sem_lock((a), 3, QLCNIC_PHY_LOCK_ID)
1183 #define qlcnic_phy_unlock(a)    \
1184         qlcnic_pcie_sem_unlock((a), 3)
1185 #define qlcnic_api_lock(a)      \
1186         qlcnic_pcie_sem_lock((a), 5, 0)
1187 #define qlcnic_api_unlock(a)    \
1188         qlcnic_pcie_sem_unlock((a), 5)
1189 #define qlcnic_sw_lock(a)       \
1190         qlcnic_pcie_sem_lock((a), 6, 0)
1191 #define qlcnic_sw_unlock(a)     \
1192         qlcnic_pcie_sem_unlock((a), 6)
1193 #define crb_win_lock(a) \
1194         qlcnic_pcie_sem_lock((a), 7, QLCNIC_CRB_WIN_LOCK_ID)
1195 #define crb_win_unlock(a)       \
1196         qlcnic_pcie_sem_unlock((a), 7)
1197
1198 int qlcnic_get_board_info(struct qlcnic_adapter *adapter);
1199 int qlcnic_wol_supported(struct qlcnic_adapter *adapter);
1200 int qlcnic_config_led(struct qlcnic_adapter *adapter, u32 state, u32 rate);
1201
1202 /* Functions from qlcnic_init.c */
1203 int qlcnic_load_firmware(struct qlcnic_adapter *adapter);
1204 int qlcnic_need_fw_reset(struct qlcnic_adapter *adapter);
1205 void qlcnic_request_firmware(struct qlcnic_adapter *adapter);
1206 void qlcnic_release_firmware(struct qlcnic_adapter *adapter);
1207 int qlcnic_pinit_from_rom(struct qlcnic_adapter *adapter);
1208 int qlcnic_setup_idc_param(struct qlcnic_adapter *adapter);
1209 int qlcnic_check_flash_fw_ver(struct qlcnic_adapter *adapter);
1210
1211 int qlcnic_rom_fast_read(struct qlcnic_adapter *adapter, int addr, int *valp);
1212 int qlcnic_rom_fast_read_words(struct qlcnic_adapter *adapter, int addr,
1213                                 u8 *bytes, size_t size);
1214 int qlcnic_alloc_sw_resources(struct qlcnic_adapter *adapter);
1215 void qlcnic_free_sw_resources(struct qlcnic_adapter *adapter);
1216
1217 void __iomem *qlcnic_get_ioaddr(struct qlcnic_adapter *, u32);
1218
1219 int qlcnic_alloc_hw_resources(struct qlcnic_adapter *adapter);
1220 void qlcnic_free_hw_resources(struct qlcnic_adapter *adapter);
1221
1222 int qlcnic_fw_create_ctx(struct qlcnic_adapter *adapter);
1223 void qlcnic_fw_destroy_ctx(struct qlcnic_adapter *adapter);
1224
1225 void qlcnic_reset_rx_buffers_list(struct qlcnic_adapter *adapter);
1226 void qlcnic_release_rx_buffers(struct qlcnic_adapter *adapter);
1227 void qlcnic_release_tx_buffers(struct qlcnic_adapter *adapter);
1228
1229 int qlcnic_init_firmware(struct qlcnic_adapter *adapter);
1230 void qlcnic_watchdog_task(struct work_struct *work);
1231 void qlcnic_post_rx_buffers(struct qlcnic_adapter *adapter, u32 ringid,
1232                 struct qlcnic_host_rds_ring *rds_ring);
1233 int qlcnic_process_rcv_ring(struct qlcnic_host_sds_ring *sds_ring, int max);
1234 void qlcnic_set_multi(struct net_device *netdev);
1235 void qlcnic_free_mac_list(struct qlcnic_adapter *adapter);
1236 int qlcnic_nic_set_promisc(struct qlcnic_adapter *adapter, u32);
1237 int qlcnic_config_intr_coalesce(struct qlcnic_adapter *adapter);
1238 int qlcnic_config_rss(struct qlcnic_adapter *adapter, int enable);
1239 int qlcnic_config_ipaddr(struct qlcnic_adapter *adapter, u32 ip, int cmd);
1240 int qlcnic_linkevent_request(struct qlcnic_adapter *adapter, int enable);
1241 void qlcnic_advert_link_change(struct qlcnic_adapter *adapter, int linkup);
1242
1243 int qlcnic_fw_cmd_set_mtu(struct qlcnic_adapter *adapter, int mtu);
1244 int qlcnic_change_mtu(struct net_device *netdev, int new_mtu);
1245 int qlcnic_config_hw_lro(struct qlcnic_adapter *adapter, int enable);
1246 int qlcnic_config_bridged_mode(struct qlcnic_adapter *adapter, u32 enable);
1247 int qlcnic_send_lro_cleanup(struct qlcnic_adapter *adapter);
1248 void qlcnic_update_cmd_producer(struct qlcnic_adapter *adapter,
1249                 struct qlcnic_host_tx_ring *tx_ring);
1250 int qlcnic_get_mac_addr(struct qlcnic_adapter *adapter, u8 *mac);
1251 void qlcnic_clear_ilb_mode(struct qlcnic_adapter *adapter);
1252 int qlcnic_set_ilb_mode(struct qlcnic_adapter *adapter);
1253 void qlcnic_fetch_mac(struct qlcnic_adapter *, u32, u32, u8, u8 *);
1254
1255 /* Functions from qlcnic_main.c */
1256 int qlcnic_reset_context(struct qlcnic_adapter *);
1257 u32 qlcnic_issue_cmd(struct qlcnic_adapter *adapter,
1258         u32 pci_fn, u32 version, u32 arg1, u32 arg2, u32 arg3, u32 cmd);
1259 void qlcnic_diag_free_res(struct net_device *netdev, int max_sds_rings);
1260 int qlcnic_diag_alloc_res(struct net_device *netdev, int test);
1261 int qlcnic_check_loopback_buff(unsigned char *data);
1262 netdev_tx_t qlcnic_xmit_frame(struct sk_buff *skb, struct net_device *netdev);
1263 void qlcnic_process_rcv_ring_diag(struct qlcnic_host_sds_ring *sds_ring);
1264
1265 /* Management functions */
1266 int qlcnic_set_mac_address(struct qlcnic_adapter *, u8*);
1267 int qlcnic_get_mac_address(struct qlcnic_adapter *, u8*);
1268 int qlcnic_get_nic_info(struct qlcnic_adapter *, struct qlcnic_info *, u8);
1269 int qlcnic_set_nic_info(struct qlcnic_adapter *, struct qlcnic_info *);
1270 int qlcnic_get_pci_info(struct qlcnic_adapter *, struct qlcnic_pci_info*);
1271 int qlcnic_reset_partition(struct qlcnic_adapter *, u8);
1272
1273 /*  eSwitch management functions */
1274 int qlcnic_get_eswitch_capabilities(struct qlcnic_adapter *, u8,
1275                                 struct qlcnic_eswitch *);
1276 int qlcnic_get_eswitch_status(struct qlcnic_adapter *, u8,
1277                                 struct qlcnic_eswitch *);
1278 int qlcnic_toggle_eswitch(struct qlcnic_adapter *, u8, u8);
1279 int qlcnic_config_switch_port(struct qlcnic_adapter *, u8, int, u8, u8,
1280                         u8, u8, u16);
1281 int qlcnic_config_port_mirroring(struct qlcnic_adapter *, u8, u8, u8);
1282 int qlcnic_get_port_stats(struct qlcnic_adapter *, const u8, const u8,
1283                                         struct __qlcnic_esw_statistics *);
1284 int qlcnic_get_eswitch_stats(struct qlcnic_adapter *, const u8, u8,
1285                                         struct __qlcnic_esw_statistics *);
1286 int qlcnic_clear_esw_stats(struct qlcnic_adapter *adapter, u8, u8, u8);
1287 extern int qlcnic_config_tso;
1288
1289 /*
1290  * QLOGIC Board information
1291  */
1292
1293 #define QLCNIC_MAX_BOARD_NAME_LEN 100
1294 struct qlcnic_brdinfo {
1295         unsigned short  vendor;
1296         unsigned short  device;
1297         unsigned short  sub_vendor;
1298         unsigned short  sub_device;
1299         char short_name[QLCNIC_MAX_BOARD_NAME_LEN];
1300 };
1301
1302 static const struct qlcnic_brdinfo qlcnic_boards[] = {
1303         {0x1077, 0x8020, 0x1077, 0x203,
1304                 "8200 Series Single Port 10GbE Converged Network Adapter "
1305                 "(TCP/IP Networking)"},
1306         {0x1077, 0x8020, 0x1077, 0x207,
1307                 "8200 Series Dual Port 10GbE Converged Network Adapter "
1308                 "(TCP/IP Networking)"},
1309         {0x1077, 0x8020, 0x1077, 0x20b,
1310                 "3200 Series Dual Port 10Gb Intelligent Ethernet Adapter"},
1311         {0x1077, 0x8020, 0x1077, 0x20c,
1312                 "3200 Series Quad Port 1Gb Intelligent Ethernet Adapter"},
1313         {0x1077, 0x8020, 0x1077, 0x20f,
1314                 "3200 Series Single Port 10Gb Intelligent Ethernet Adapter"},
1315         {0x1077, 0x8020, 0x0, 0x0, "cLOM8214 1/10GbE Controller"},
1316 };
1317
1318 #define NUM_SUPPORTED_BOARDS ARRAY_SIZE(qlcnic_boards)
1319
1320 static inline u32 qlcnic_tx_avail(struct qlcnic_host_tx_ring *tx_ring)
1321 {
1322         smp_mb();
1323         if (tx_ring->producer < tx_ring->sw_consumer)
1324                 return tx_ring->sw_consumer - tx_ring->producer;
1325         else
1326                 return tx_ring->sw_consumer + tx_ring->num_desc -
1327                                 tx_ring->producer;
1328 }
1329
1330 extern const struct ethtool_ops qlcnic_ethtool_ops;
1331
1332 struct qlcnic_nic_template {
1333         int (*get_mac_addr) (struct qlcnic_adapter *, u8*);
1334         int (*config_bridged_mode) (struct qlcnic_adapter *, u32);
1335         int (*config_led) (struct qlcnic_adapter *, u32, u32);
1336         int (*start_firmware) (struct qlcnic_adapter *);
1337 };
1338
1339 #define QLCDB(adapter, lvl, _fmt, _args...) do {        \
1340         if (NETIF_MSG_##lvl & adapter->msg_enable)      \
1341                 printk(KERN_INFO "%s: %s: " _fmt,       \
1342                          dev_name(&adapter->pdev->dev), \
1343                         __func__, ##_args);             \
1344         } while (0)
1345
1346 #endif                          /* __QLCNIC_H_ */