drivers/net/pxa168_eth.c

   1 /*
   2  * PXA168 ethernet driver.
   3  * Most of the code is derived from mv643xx ethernet driver.
   4  *
   5  * Copyright (C) 2010 Marvell International Ltd.
   6  *              Sachin Sanap <ssanap@marvell.com>
   7  *              Philip Rakity <prakity@marvell.com>
   8  *              Mark Brown <markb@marvell.com>
   9  *
  10  * This program is free software; you can redistribute it and/or
  11  * modify it under the terms of the GNU General Public License
  12  * as published by the Free Software Foundation; either version 2
  13  * of the License, or (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  23  */
  24
  25 #include <linux/init.h>
  26 #include <linux/dma-mapping.h>
  27 #include <linux/in.h>
  28 #include <linux/ip.h>
  29 #include <linux/tcp.h>
  30 #include <linux/udp.h>
  31 #include <linux/etherdevice.h>
  32 #include <linux/bitops.h>
  33 #include <linux/delay.h>
  34 #include <linux/ethtool.h>
  35 #include <linux/platform_device.h>
  36 #include <linux/module.h>
  37 #include <linux/kernel.h>
  38 #include <linux/workqueue.h>
  39 #include <linux/clk.h>
  40 #include <linux/phy.h>
  41 #include <linux/io.h>
  42 #include <linux/types.h>
  43 #include <asm/pgtable.h>
  44 #include <asm/system.h>
  45 #include <asm/cacheflush.h>
  46 #include <linux/pxa168_eth.h>
  47
  48 #define DRIVER_NAME     "pxa168-eth"
  49 #define DRIVER_VERSION  "0.3"
  50
  51 /*
  52  * Registers
  53  */
  54
  55 #define PHY_ADDRESS             0x0000
  56 #define SMI                     0x0010
  57 #define PORT_CONFIG             0x0400
  58 #define PORT_CONFIG_EXT         0x0408
  59 #define PORT_COMMAND            0x0410
  60 #define PORT_STATUS             0x0418
  61 #define HTPR                    0x0428
  62 #define SDMA_CONFIG             0x0440
  63 #define SDMA_CMD                0x0448
  64 #define INT_CAUSE               0x0450
  65 #define INT_W_CLEAR             0x0454
  66 #define INT_MASK                0x0458
  67 #define ETH_F_RX_DESC_0         0x0480
  68 #define ETH_C_RX_DESC_0         0x04A0
  69 #define ETH_C_TX_DESC_1         0x04E4
  70
  71 /* smi register */
  72 #define SMI_BUSY                (1 << 28)       /* 0 - Write, 1 - Read  */
  73 #define SMI_R_VALID             (1 << 27)       /* 0 - Write, 1 - Read  */
  74 #define SMI_OP_W                (0 << 26)       /* Write operation      */
  75 #define SMI_OP_R                (1 << 26)       /* Read operation */
  76
  77 #define PHY_WAIT_ITERATIONS     10
  78
  79 #define PXA168_ETH_PHY_ADDR_DEFAULT     0
  80 /* RX & TX descriptor command */
  81 #define BUF_OWNED_BY_DMA        (1 << 31)
  82
  83 /* RX descriptor status */
  84 #define RX_EN_INT               (1 << 23)
  85 #define RX_FIRST_DESC           (1 << 17)
  86 #define RX_LAST_DESC            (1 << 16)
  87 #define RX_ERROR                (1 << 15)
  88
  89 /* TX descriptor command */
  90 #define TX_EN_INT               (1 << 23)
  91 #define TX_GEN_CRC              (1 << 22)
  92 #define TX_ZERO_PADDING         (1 << 18)
  93 #define TX_FIRST_DESC           (1 << 17)
  94 #define TX_LAST_DESC            (1 << 16)
  95 #define TX_ERROR                (1 << 15)
  96
  97 /* SDMA_CMD */
  98 #define SDMA_CMD_AT             (1 << 31)
  99 #define SDMA_CMD_TXDL           (1 << 24)
 100 #define SDMA_CMD_TXDH           (1 << 23)
 101 #define SDMA_CMD_AR             (1 << 15)
 102 #define SDMA_CMD_ERD            (1 << 7)
 103
 104 /* Bit definitions of the Port Config Reg */
 105 #define PCR_HS                  (1 << 12)
 106 #define PCR_EN                  (1 << 7)
 107 #define PCR_PM                  (1 << 0)
 108
 109 /* Bit definitions of the Port Config Extend Reg */
 110 #define PCXR_2BSM               (1 << 28)
 111 #define PCXR_DSCP_EN            (1 << 21)
 112 #define PCXR_MFL_1518           (0 << 14)
 113 #define PCXR_MFL_1536           (1 << 14)
 114 #define PCXR_MFL_2048           (2 << 14)
 115 #define PCXR_MFL_64K            (3 << 14)
 116 #define PCXR_FLP                (1 << 11)
 117 #define PCXR_PRIO_TX_OFF        3
 118 #define PCXR_TX_HIGH_PRI        (7 << PCXR_PRIO_TX_OFF)
 119
 120 /* Bit definitions of the SDMA Config Reg */
 121 #define SDCR_BSZ_OFF            12
 122 #define SDCR_BSZ8               (3 << SDCR_BSZ_OFF)
 123 #define SDCR_BSZ4               (2 << SDCR_BSZ_OFF)
 124 #define SDCR_BSZ2               (1 << SDCR_BSZ_OFF)
 125 #define SDCR_BSZ1               (0 << SDCR_BSZ_OFF)
 126 #define SDCR_BLMR               (1 << 6)
 127 #define SDCR_BLMT               (1 << 7)
 128 #define SDCR_RIFB               (1 << 9)
 129 #define SDCR_RC_OFF             2
 130 #define SDCR_RC_MAX_RETRANS     (0xf << SDCR_RC_OFF)
 131
 132 /*
 133  * Bit definitions of the Interrupt Cause Reg
 134  * and Interrupt MASK Reg is the same
 135  */
 136 #define ICR_RXBUF               (1 << 0)
 137 #define ICR_TXBUF_H             (1 << 2)
 138 #define ICR_TXBUF_L             (1 << 3)
 139 #define ICR_TXEND_H             (1 << 6)
 140 #define ICR_TXEND_L             (1 << 7)
 141 #define ICR_RXERR               (1 << 8)
 142 #define ICR_TXERR_H             (1 << 10)
 143 #define ICR_TXERR_L             (1 << 11)
 144 #define ICR_TX_UDR              (1 << 13)
 145 #define ICR_MII_CH              (1 << 28)
 146
 147 #define ALL_INTS (ICR_TXBUF_H  | ICR_TXBUF_L  | ICR_TX_UDR |\
 148                                 ICR_TXERR_H  | ICR_TXERR_L |\
 149                                 ICR_TXEND_H  | ICR_TXEND_L |\
 150                                 ICR_RXBUF | ICR_RXERR  | ICR_MII_CH)
 151
 152 #define ETH_HW_IP_ALIGN         2       /* hw aligns IP header */
 153
 154 #define NUM_RX_DESCS            64
 155 #define NUM_TX_DESCS            64
 156
 157 #define HASH_ADD                0
 158 #define HASH_DELETE             1
 159 #define HASH_ADDR_TABLE_SIZE    0x4000  /* 16K (1/2K address - PCR_HS == 1) */
 160 #define HOP_NUMBER              12
 161
 162 /* Bit definitions for Port status */
 163 #define PORT_SPEED_100          (1 << 0)
 164 #define FULL_DUPLEX             (1 << 1)
 165 #define FLOW_CONTROL_ENABLED    (1 << 2)
 166 #define LINK_UP                 (1 << 3)
 167
 168 /* Bit definitions for work to be done */
 169 #define WORK_LINK               (1 << 0)
 170 #define WORK_TX_DONE            (1 << 1)
 171
 172 /*
 173  * Misc definitions.
 174  */
 175 #define SKB_DMA_REALIGN         ((PAGE_SIZE - NET_SKB_PAD) % SMP_CACHE_BYTES)
 176
 177 struct rx_desc {
 178         u32 cmd_sts;            /* Descriptor command status            */
 179         u16 byte_cnt;           /* Descriptor buffer byte count         */
 180         u16 buf_size;           /* Buffer size                          */
 181         u32 buf_ptr;            /* Descriptor buffer pointer            */
 182         u32 next_desc_ptr;      /* Next descriptor pointer              */
 183 };
 184
 185 struct tx_desc {
 186         u32 cmd_sts;            /* Command/status field                 */
 187         u16 reserved;
 188         u16 byte_cnt;           /* buffer byte count                    */
 189         u32 buf_ptr;            /* pointer to buffer for this descriptor */
 190         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 191 };
 192
 193 struct pxa168_eth_private {
 194         int port_num;           /* User Ethernet port number    */
 195
 196         int rx_resource_err;    /* Rx ring resource error flag */
 197
 198         /* Next available and first returning Rx resource */
 199         int rx_curr_desc_q, rx_used_desc_q;
 200
 201         /* Next available and first returning Tx resource */
 202         int tx_curr_desc_q, tx_used_desc_q;
 203
 204         struct rx_desc *p_rx_desc_area;
 205         dma_addr_t rx_desc_dma;
 206         int rx_desc_area_size;
 207         struct sk_buff **rx_skb;
 208
 209         struct tx_desc *p_tx_desc_area;
 210         dma_addr_t tx_desc_dma;
 211         int tx_desc_area_size;
 212         struct sk_buff **tx_skb;
 213
 214         struct work_struct tx_timeout_task;
 215
 216         struct net_device *dev;
 217         struct napi_struct napi;
 218         u8 work_todo;
 219         int skb_size;
 220
 221         struct net_device_stats stats;
 222         /* Size of Tx Ring per queue */
 223         int tx_ring_size;
 224         /* Number of tx descriptors in use */
 225         int tx_desc_count;
 226         /* Size of Rx Ring per queue */
 227         int rx_ring_size;
 228         /* Number of rx descriptors in use */
 229         int rx_desc_count;
 230
 231         /*
 232          * Used in case RX Ring is empty, which can occur when
 233          * system does not have resources (skb's)
 234          */
 235         struct timer_list timeout;
 236         struct mii_bus *smi_bus;
 237         struct phy_device *phy;
 238
 239         /* clock */
 240         struct clk *clk;
 241         struct pxa168_eth_platform_data *pd;
 242         /*
 243          * Ethernet controller base address.
 244          */
 245         void __iomem *base;
 246
 247         /* Pointer to the hardware address filter table */
 248         void *htpr;
 249         dma_addr_t htpr_dma;
 250 };
 251
 252 struct addr_table_entry {
 253         __le32 lo;
 254         __le32 hi;
 255 };
 256
 257 /* Bit fields of a Hash Table Entry */
 258 enum hash_table_entry {
 259         HASH_ENTRY_VALID = 1,
 260         SKIP = 2,
 261         HASH_ENTRY_RECEIVE_DISCARD = 4,
 262         HASH_ENTRY_RECEIVE_DISCARD_BIT = 2
 263 };
 264
 265 static int pxa168_get_settings(struct net_device *dev, struct ethtool_cmd *cmd);
 266 static int pxa168_set_settings(struct net_device *dev, struct ethtool_cmd *cmd);
 267 static int pxa168_init_hw(struct pxa168_eth_private *pep);
 268 static void eth_port_reset(struct net_device *dev);
 269 static void eth_port_start(struct net_device *dev);
 270 static int pxa168_eth_open(struct net_device *dev);
 271 static int pxa168_eth_stop(struct net_device *dev);
 272 static int ethernet_phy_setup(struct net_device *dev);
 273
 274 static inline u32 rdl(struct pxa168_eth_private *pep, int offset)
 275 {
 276         return readl(pep->base + offset);
 277 }
 278
 279 static inline void wrl(struct pxa168_eth_private *pep, int offset, u32 data)
 280 {
 281         writel(data, pep->base + offset);
 282 }
 283
 284 static void abort_dma(struct pxa168_eth_private *pep)
 285 {
 286         int delay;
 287         int max_retries = 40;
 288
 289         do {
 290                 wrl(pep, SDMA_CMD, SDMA_CMD_AR | SDMA_CMD_AT);
 291                 udelay(100);
 292
 293                 delay = 10;
 294                 while ((rdl(pep, SDMA_CMD) & (SDMA_CMD_AR | SDMA_CMD_AT))
 295                        && delay-- > 0) {
 296                         udelay(10);
 297                 }
 298         } while (max_retries-- > 0 && delay <= 0);
 299
 300         if (max_retries <= 0)
 301                 printk(KERN_ERR "%s : DMA Stuck\n", __func__);
 302 }
 303
 304 static int ethernet_phy_get(struct pxa168_eth_private *pep)
 305 {
 306         unsigned int reg_data;
 307
 308         reg_data = rdl(pep, PHY_ADDRESS);
 309
 310         return (reg_data >> (5 * pep->port_num)) & 0x1f;
 311 }
 312
 313 static void ethernet_phy_set_addr(struct pxa168_eth_private *pep, int phy_addr)
 314 {
 315         u32 reg_data;
 316         int addr_shift = 5 * pep->port_num;
 317
 318         reg_data = rdl(pep, PHY_ADDRESS);
 319         reg_data &= ~(0x1f << addr_shift);
 320         reg_data |= (phy_addr & 0x1f) << addr_shift;
 321         wrl(pep, PHY_ADDRESS, reg_data);
 322 }
 323
 324 static void ethernet_phy_reset(struct pxa168_eth_private *pep)
 325 {
 326         int data;
 327
 328         data = phy_read(pep->phy, MII_BMCR);
 329         if (data < 0)
 330                 return;
 331
 332         data |= BMCR_RESET;
 333         if (phy_write(pep->phy, MII_BMCR, data) < 0)
 334                 return;
 335
 336         do {
 337                 data = phy_read(pep->phy, MII_BMCR);
 338         } while (data >= 0 && data & BMCR_RESET);
 339 }
 340
 341 static void rxq_refill(struct net_device *dev)
 342 {
 343         struct pxa168_eth_private *pep = netdev_priv(dev);
 344         struct sk_buff *skb;
 345         struct rx_desc *p_used_rx_desc;
 346         int used_rx_desc;
 347
 348         while (pep->rx_desc_count < pep->rx_ring_size) {
 349                 int size;
 350
 351                 skb = dev_alloc_skb(pep->skb_size);
 352                 if (!skb)
 353                         break;
 354                 if (SKB_DMA_REALIGN)
 355                         skb_reserve(skb, SKB_DMA_REALIGN);
 356                 pep->rx_desc_count++;
 357                 /* Get 'used' Rx descriptor */
 358                 used_rx_desc = pep->rx_used_desc_q;
 359                 p_used_rx_desc = &pep->p_rx_desc_area[used_rx_desc];
 360                 size = skb->end - skb->data;
 361                 p_used_rx_desc->buf_ptr = dma_map_single(NULL,
 362                                                          skb->data,
 363                                                          size,
 364                                                          DMA_FROM_DEVICE);
 365                 p_used_rx_desc->buf_size = size;
 366                 pep->rx_skb[used_rx_desc] = skb;
 367
 368                 /* Return the descriptor to DMA ownership */
 369                 wmb();
 370                 p_used_rx_desc->cmd_sts = BUF_OWNED_BY_DMA | RX_EN_INT;
 371                 wmb();
 372
 373                 /* Move the used descriptor pointer to the next descriptor */
 374                 pep->rx_used_desc_q = (used_rx_desc + 1) % pep->rx_ring_size;
 375
 376                 /* Any Rx return cancels the Rx resource error status */
 377                 pep->rx_resource_err = 0;
 378
 379                 skb_reserve(skb, ETH_HW_IP_ALIGN);
 380         }
 381
 382         /*
 383          * If RX ring is empty of SKB, set a timer to try allocating
 384          * again at a later time.
 385          */
 386         if (pep->rx_desc_count == 0) {
 387                 pep->timeout.expires = jiffies + (HZ / 10);
 388                 add_timer(&pep->timeout);
 389         }
 390 }
 391
 392 static inline void rxq_refill_timer_wrapper(unsigned long data)
 393 {
 394         struct pxa168_eth_private *pep = (void *)data;
 395         napi_schedule(&pep->napi);
 396 }
 397
 398 static inline u8 flip_8_bits(u8 x)
 399 {
 400         return (((x) & 0x01) << 3) | (((x) & 0x02) << 1)
 401             | (((x) & 0x04) >> 1) | (((x) & 0x08) >> 3)
 402             | (((x) & 0x10) << 3) | (((x) & 0x20) << 1)
 403             | (((x) & 0x40) >> 1) | (((x) & 0x80) >> 3);
 404 }
 405
 406 static void nibble_swap_every_byte(unsigned char *mac_addr)
 407 {
 408         int i;
 409         for (i = 0; i < ETH_ALEN; i++) {
 410                 mac_addr[i] = ((mac_addr[i] & 0x0f) << 4) |
 411                                 ((mac_addr[i] & 0xf0) >> 4);
 412         }
 413 }
 414
 415 static void inverse_every_nibble(unsigned char *mac_addr)
 416 {
 417         int i;
 418         for (i = 0; i < ETH_ALEN; i++)
 419                 mac_addr[i] = flip_8_bits(mac_addr[i]);
 420 }
 421
 422 /*
 423  * ----------------------------------------------------------------------------
 424  * This function will calculate the hash function of the address.
 425  * Inputs
 426  * mac_addr_orig    - MAC address.
 427  * Outputs
 428  * return the calculated entry.
 429  */
 430 static u32 hash_function(unsigned char *mac_addr_orig)
 431 {
 432         u32 hash_result;
 433         u32 addr0;
 434         u32 addr1;
 435         u32 addr2;
 436         u32 addr3;
 437         unsigned char mac_addr[ETH_ALEN];
 438
 439         /* Make a copy of MAC address since we are going to performe bit
 440          * operations on it
 441          */
 442         memcpy(mac_addr, mac_addr_orig, ETH_ALEN);
 443
 444         nibble_swap_every_byte(mac_addr);
 445         inverse_every_nibble(mac_addr);
 446
 447         addr0 = (mac_addr[5] >> 2) & 0x3f;
 448         addr1 = (mac_addr[5] & 0x03) | (((mac_addr[4] & 0x7f)) << 2);
 449         addr2 = ((mac_addr[4] & 0x80) >> 7) | mac_addr[3] << 1;
 450         addr3 = (mac_addr[2] & 0xff) | ((mac_addr[1] & 1) << 8);
 451
 452         hash_result = (addr0 << 9) | (addr1 ^ addr2 ^ addr3);
 453         hash_result = hash_result & 0x07ff;
 454         return hash_result;
 455 }
 456
 457 /*
 458  * ----------------------------------------------------------------------------
 459  * This function will add/del an entry to the address table.
 460  * Inputs
 461  * pep - ETHERNET .
 462  * mac_addr - MAC address.
 463  * skip - if 1, skip this address.Used in case of deleting an entry which is a
 464  *        part of chain in the hash table.We cant just delete the entry since
 465  *        that will break the chain.We need to defragment the tables time to
 466  *        time.
 467  * rd   - 0 Discard packet upon match.
 468  *      - 1 Receive packet upon match.
 469  * Outputs
 470  * address table entry is added/deleted.
 471  * 0 if success.
 472  * -ENOSPC if table full
 473  */
 474 static int add_del_hash_entry(struct pxa168_eth_private *pep,
 475                               unsigned char *mac_addr,
 476                               u32 rd, u32 skip, int del)
 477 {
 478         struct addr_table_entry *entry, *start;
 479         u32 new_high;
 480         u32 new_low;
 481         u32 i;
 482
 483         new_low = (((mac_addr[1] >> 4) & 0xf) << 15)
 484             | (((mac_addr[1] >> 0) & 0xf) << 11)
 485             | (((mac_addr[0] >> 4) & 0xf) << 7)
 486             | (((mac_addr[0] >> 0) & 0xf) << 3)
 487             | (((mac_addr[3] >> 4) & 0x1) << 31)
 488             | (((mac_addr[3] >> 0) & 0xf) << 27)
 489             | (((mac_addr[2] >> 4) & 0xf) << 23)
 490             | (((mac_addr[2] >> 0) & 0xf) << 19)
 491             | (skip << SKIP) | (rd << HASH_ENTRY_RECEIVE_DISCARD_BIT)
 492             | HASH_ENTRY_VALID;
 493
 494         new_high = (((mac_addr[5] >> 4) & 0xf) << 15)
 495             | (((mac_addr[5] >> 0) & 0xf) << 11)
 496             | (((mac_addr[4] >> 4) & 0xf) << 7)
 497             | (((mac_addr[4] >> 0) & 0xf) << 3)
 498             | (((mac_addr[3] >> 5) & 0x7) << 0);
 499
 500         /*
 501          * Pick the appropriate table, start scanning for free/reusable
 502          * entries at the index obtained by hashing the specified MAC address
 503          */
 504         start = (struct addr_table_entry *)(pep->htpr);
 505         entry = start + hash_function(mac_addr);
 506         for (i = 0; i < HOP_NUMBER; i++) {
 507                 if (!(le32_to_cpu(entry->lo) & HASH_ENTRY_VALID)) {
 508                         break;
 509                 } else {
 510                         /* if same address put in same position */
 511                         if (((le32_to_cpu(entry->lo) & 0xfffffff8) ==
 512                                 (new_low & 0xfffffff8)) &&
 513                                 (le32_to_cpu(entry->hi) == new_high)) {
 514                                 break;
 515                         }
 516                 }
 517                 if (entry == start + 0x7ff)
 518                         entry = start;
 519                 else
 520                         entry++;
 521         }
 522
 523         if (((le32_to_cpu(entry->lo) & 0xfffffff8) != (new_low & 0xfffffff8)) &&
 524             (le32_to_cpu(entry->hi) != new_high) && del)
 525                 return 0;
 526
 527         if (i == HOP_NUMBER) {
 528                 if (!del) {
 529                         printk(KERN_INFO "%s: table section is full, need to "
 530                                         "move to 16kB implementation?\n",
 531                                          __FILE__);
 532                         return -ENOSPC;
 533                 } else
 534                         return 0;
 535         }
 536
 537         /*
 538          * Update the selected entry
 539          */
 540         if (del) {
 541                 entry->hi = 0;
 542                 entry->lo = 0;
 543         } else {
 544                 entry->hi = cpu_to_le32(new_high);
 545                 entry->lo = cpu_to_le32(new_low);
 546         }
 547
 548         return 0;
 549 }
 550
 551 /*
 552  * ----------------------------------------------------------------------------
 553  *  Create an addressTable entry from MAC address info
 554  *  found in the specifed net_device struct
 555  *
 556  *  Input : pointer to ethernet interface network device structure
 557  *  Output : N/A
 558  */
 559 static void update_hash_table_mac_address(struct pxa168_eth_private *pep,
 560                                           unsigned char *oaddr,
 561                                           unsigned char *addr)
 562 {
 563         /* Delete old entry */
 564         if (oaddr)
 565                 add_del_hash_entry(pep, oaddr, 1, 0, HASH_DELETE);
 566         /* Add new entry */
 567         add_del_hash_entry(pep, addr, 1, 0, HASH_ADD);
 568 }
 569
 570 static int init_hash_table(struct pxa168_eth_private *pep)
 571 {
 572         /*
 573          * Hardware expects CPU to build a hash table based on a predefined
 574          * hash function and populate it based on hardware address. The
 575          * location of the hash table is identified by 32-bit pointer stored
 576          * in HTPR internal register. Two possible sizes exists for the hash
 577          * table 8kB (256kB of DRAM required (4 x 64 kB banks)) and 1/2kB
 578          * (16kB of DRAM required (4 x 4 kB banks)).We currently only support
 579          * 1/2kB.
 580          */
 581         /* TODO: Add support for 8kB hash table and alternative hash
 582          * function.Driver can dynamically switch to them if the 1/2kB hash
 583          * table is full.
 584          */
 585         if (pep->htpr == NULL) {
 586                 pep->htpr = dma_alloc_coherent(pep->dev->dev.parent,
 587                                               HASH_ADDR_TABLE_SIZE,
 588                                               &pep->htpr_dma, GFP_KERNEL);
 589                 if (pep->htpr == NULL)
 590                         return -ENOMEM;
 591         }
 592         memset(pep->htpr, 0, HASH_ADDR_TABLE_SIZE);
 593         wrl(pep, HTPR, pep->htpr_dma);
 594         return 0;
 595 }
 596
 597 static void pxa168_eth_set_rx_mode(struct net_device *dev)
 598 {
 599         struct pxa168_eth_private *pep = netdev_priv(dev);
 600         struct netdev_hw_addr *ha;
 601         u32 val;
 602
 603         val = rdl(pep, PORT_CONFIG);
 604         if (dev->flags & IFF_PROMISC)
 605                 val |= PCR_PM;
 606         else
 607                 val &= ~PCR_PM;
 608         wrl(pep, PORT_CONFIG, val);
 609
 610         /*
 611          * Remove the old list of MAC address and add dev->addr
 612          * and multicast address.
 613          */
 614         memset(pep->htpr, 0, HASH_ADDR_TABLE_SIZE);
 615         update_hash_table_mac_address(pep, NULL, dev->dev_addr);
 616
 617         netdev_for_each_mc_addr(ha, dev)
 618                 update_hash_table_mac_address(pep, NULL, ha->addr);
 619 }
 620
 621 static int pxa168_eth_set_mac_address(struct net_device *dev, void *addr)
 622 {
 623         struct sockaddr *sa = addr;
 624         struct pxa168_eth_private *pep = netdev_priv(dev);
 625         unsigned char oldMac[ETH_ALEN];
 626
 627         if (!is_valid_ether_addr(sa->sa_data))
 628                 return -EINVAL;
 629         memcpy(oldMac, dev->dev_addr, ETH_ALEN);
 630         memcpy(dev->dev_addr, sa->sa_data, ETH_ALEN);
 631         netif_addr_lock_bh(dev);
 632         update_hash_table_mac_address(pep, oldMac, dev->dev_addr);
 633         netif_addr_unlock_bh(dev);
 634         return 0;
 635 }
 636
 637 static void eth_port_start(struct net_device *dev)
 638 {
 639         unsigned int val = 0;
 640         struct pxa168_eth_private *pep = netdev_priv(dev);
 641         int tx_curr_desc, rx_curr_desc;
 642
 643         /* Perform PHY reset, if there is a PHY. */
 644         if (pep->phy != NULL) {
 645                 struct ethtool_cmd cmd;
 646
 647                 pxa168_get_settings(pep->dev, &cmd);
 648                 ethernet_phy_reset(pep);
 649                 pxa168_set_settings(pep->dev, &cmd);
 650         }
 651
 652         /* Assignment of Tx CTRP of given queue */
 653         tx_curr_desc = pep->tx_curr_desc_q;
 654         wrl(pep, ETH_C_TX_DESC_1,
 655             (u32) (pep->tx_desc_dma + tx_curr_desc * sizeof(struct tx_desc)));
 656
 657         /* Assignment of Rx CRDP of given queue */
 658         rx_curr_desc = pep->rx_curr_desc_q;
 659         wrl(pep, ETH_C_RX_DESC_0,
 660             (u32) (pep->rx_desc_dma + rx_curr_desc * sizeof(struct rx_desc)));
 661
 662         wrl(pep, ETH_F_RX_DESC_0,
 663             (u32) (pep->rx_desc_dma + rx_curr_desc * sizeof(struct rx_desc)));
 664
 665         /* Clear all interrupts */
 666         wrl(pep, INT_CAUSE, 0);
 667
 668         /* Enable all interrupts for receive, transmit and error. */
 669         wrl(pep, INT_MASK, ALL_INTS);
 670
 671         val = rdl(pep, PORT_CONFIG);
 672         val |= PCR_EN;
 673         wrl(pep, PORT_CONFIG, val);
 674
 675         /* Start RX DMA engine */
 676         val = rdl(pep, SDMA_CMD);
 677         val |= SDMA_CMD_ERD;
 678         wrl(pep, SDMA_CMD, val);
 679 }
 680
 681 static void eth_port_reset(struct net_device *dev)
 682 {
 683         struct pxa168_eth_private *pep = netdev_priv(dev);
 684         unsigned int val = 0;
 685
 686         /* Stop all interrupts for receive, transmit and error. */
 687         wrl(pep, INT_MASK, 0);
 688
 689         /* Clear all interrupts */
 690         wrl(pep, INT_CAUSE, 0);
 691
 692         /* Stop RX DMA */
 693         val = rdl(pep, SDMA_CMD);
 694         val &= ~SDMA_CMD_ERD;   /* abort dma command */
 695
 696         /* Abort any transmit and receive operations and put DMA
 697          * in idle state.
 698          */
 699         abort_dma(pep);
 700
 701         /* Disable port */
 702         val = rdl(pep, PORT_CONFIG);
 703         val &= ~PCR_EN;
 704         wrl(pep, PORT_CONFIG, val);
 705 }
 706
 707 /*
 708  * txq_reclaim - Free the tx desc data for completed descriptors
 709  * If force is non-zero, frees uncompleted descriptors as well
 710  */
 711 static int txq_reclaim(struct net_device *dev, int force)
 712 {
 713         struct pxa168_eth_private *pep = netdev_priv(dev);
 714         struct tx_desc *desc;
 715         u32 cmd_sts;
 716         struct sk_buff *skb;
 717         int tx_index;
 718         dma_addr_t addr;
 719         int count;
 720         int released = 0;
 721
 722         netif_tx_lock(dev);
 723
 724         pep->work_todo &= ~WORK_TX_DONE;
 725         while (pep->tx_desc_count > 0) {
 726                 tx_index = pep->tx_used_desc_q;
 727                 desc = &pep->p_tx_desc_area[tx_index];
 728                 cmd_sts = desc->cmd_sts;
 729                 if (!force && (cmd_sts & BUF_OWNED_BY_DMA)) {
 730                         if (released > 0) {
 731                                 goto txq_reclaim_end;
 732                         } else {
 733                                 released = -1;
 734                                 goto txq_reclaim_end;
 735                         }
 736                 }
 737                 pep->tx_used_desc_q = (tx_index + 1) % pep->tx_ring_size;
 738                 pep->tx_desc_count--;
 739                 addr = desc->buf_ptr;
 740                 count = desc->byte_cnt;
 741                 skb = pep->tx_skb[tx_index];
 742                 if (skb)
 743                         pep->tx_skb[tx_index] = NULL;
 744
 745                 if (cmd_sts & TX_ERROR) {
 746                         if (net_ratelimit())
 747                                 printk(KERN_ERR "%s: Error in TX\n", dev->name);
 748                         dev->stats.tx_errors++;
 749                 }
 750                 dma_unmap_single(NULL, addr, count, DMA_TO_DEVICE);
 751                 if (skb)
 752                         dev_kfree_skb_irq(skb);
 753                 released++;
 754         }
 755 txq_reclaim_end:
 756         netif_tx_unlock(dev);
 757         return released;
 758 }
 759
 760 static void pxa168_eth_tx_timeout(struct net_device *dev)
 761 {
 762         struct pxa168_eth_private *pep = netdev_priv(dev);
 763
 764         printk(KERN_INFO "%s: TX timeout  desc_count %d\n",
 765                dev->name, pep->tx_desc_count);
 766
 767         schedule_work(&pep->tx_timeout_task);
 768 }
 769
 770 static void pxa168_eth_tx_timeout_task(struct work_struct *work)
 771 {
 772         struct pxa168_eth_private *pep = container_of(work,
 773                                                  struct pxa168_eth_private,
 774                                                  tx_timeout_task);
 775         struct net_device *dev = pep->dev;
 776         pxa168_eth_stop(dev);
 777         pxa168_eth_open(dev);
 778 }
 779
 780 static int rxq_process(struct net_device *dev, int budget)
 781 {
 782         struct pxa168_eth_private *pep = netdev_priv(dev);
 783         struct net_device_stats *stats = &dev->stats;
 784         unsigned int received_packets = 0;
 785         struct sk_buff *skb;
 786
 787         while (budget-- > 0) {
 788                 int rx_next_curr_desc, rx_curr_desc, rx_used_desc;
 789                 struct rx_desc *rx_desc;
 790                 unsigned int cmd_sts;
 791
 792                 /* Do not process Rx ring in case of Rx ring resource error */
 793                 if (pep->rx_resource_err)
 794                         break;
 795                 rx_curr_desc = pep->rx_curr_desc_q;
 796                 rx_used_desc = pep->rx_used_desc_q;
 797                 rx_desc = &pep->p_rx_desc_area[rx_curr_desc];
 798                 cmd_sts = rx_desc->cmd_sts;
 799                 rmb();
 800                 if (cmd_sts & (BUF_OWNED_BY_DMA))
 801                         break;
 802                 skb = pep->rx_skb[rx_curr_desc];
 803                 pep->rx_skb[rx_curr_desc] = NULL;
 804
 805                 rx_next_curr_desc = (rx_curr_desc + 1) % pep->rx_ring_size;
 806                 pep->rx_curr_desc_q = rx_next_curr_desc;
 807
 808                 /* Rx descriptors exhausted. */
 809                 /* Set the Rx ring resource error flag */
 810                 if (rx_next_curr_desc == rx_used_desc)
 811                         pep->rx_resource_err = 1;
 812                 pep->rx_desc_count--;
 813                 dma_unmap_single(NULL, rx_desc->buf_ptr,
 814                                  rx_desc->buf_size,
 815                                  DMA_FROM_DEVICE);
 816                 received_packets++;
 817                 /*
 818                  * Update statistics.
 819                  * Note byte count includes 4 byte CRC count
 820                  */
 821                 stats->rx_packets++;
 822                 stats->rx_bytes += rx_desc->byte_cnt;
 823                 /*
 824                  * In case received a packet without first / last bits on OR
 825                  * the error summary bit is on, the packets needs to be droped.
 826                  */
 827                 if (((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 828                      (RX_FIRST_DESC | RX_LAST_DESC))
 829                     || (cmd_sts & RX_ERROR)) {
 830
 831                         stats->rx_dropped++;
 832                         if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 833                             (RX_FIRST_DESC | RX_LAST_DESC)) {
 834                                 if (net_ratelimit())
 835                                         printk(KERN_ERR
 836                                                "%s: Rx pkt on multiple desc\n",
 837                                                dev->name);
 838                         }
 839                         if (cmd_sts & RX_ERROR)
 840                                 stats->rx_errors++;
 841                         dev_kfree_skb_irq(skb);
 842                 } else {
 843                         /*
 844                          * The -4 is for the CRC in the trailer of the
 845                          * received packet
 846                          */
 847                         skb_put(skb, rx_desc->byte_cnt - 4);
 848                         skb->protocol = eth_type_trans(skb, dev);
 849                         netif_receive_skb(skb);
 850                 }
 851         }
 852         /* Fill RX ring with skb's */
 853         rxq_refill(dev);
 854         return received_packets;
 855 }
 856
 857 static int pxa168_eth_collect_events(struct pxa168_eth_private *pep,
 858                                      struct net_device *dev)
 859 {
 860         u32 icr;
 861         int ret = 0;
 862
 863         icr = rdl(pep, INT_CAUSE);
 864         if (icr == 0)
 865                 return IRQ_NONE;
 866
 867         wrl(pep, INT_CAUSE, ~icr);
 868         if (icr & (ICR_TXBUF_H | ICR_TXBUF_L)) {
 869                 pep->work_todo |= WORK_TX_DONE;
 870                 ret = 1;
 871         }
 872         if (icr & ICR_RXBUF)
 873                 ret = 1;
 874         if (icr & ICR_MII_CH) {
 875                 pep->work_todo |= WORK_LINK;
 876                 ret = 1;
 877         }
 878         return ret;
 879 }
 880
 881 static void handle_link_event(struct pxa168_eth_private *pep)
 882 {
 883         struct net_device *dev = pep->dev;
 884         u32 port_status;
 885         int speed;
 886         int duplex;
 887         int fc;
 888
 889         port_status = rdl(pep, PORT_STATUS);
 890         if (!(port_status & LINK_UP)) {
 891                 if (netif_carrier_ok(dev)) {
 892                         printk(KERN_INFO "%s: link down\n", dev->name);
 893                         netif_carrier_off(dev);
 894                         txq_reclaim(dev, 1);
 895                 }
 896                 return;
 897         }
 898         if (port_status & PORT_SPEED_100)
 899                 speed = 100;
 900         else
 901                 speed = 10;
 902
 903         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
 904         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
 905         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
 906                "flow control %sabled\n", dev->name,
 907                speed, duplex ? "full" : "half", fc ? "en" : "dis");
 908         if (!netif_carrier_ok(dev))
 909                 netif_carrier_on(dev);
 910 }
 911
 912 static irqreturn_t pxa168_eth_int_handler(int irq, void *dev_id)
 913 {
 914         struct net_device *dev = (struct net_device *)dev_id;
 915         struct pxa168_eth_private *pep = netdev_priv(dev);
 916
 917         if (unlikely(!pxa168_eth_collect_events(pep, dev)))
 918                 return IRQ_NONE;
 919         /* Disable interrupts */
 920         wrl(pep, INT_MASK, 0);
 921         napi_schedule(&pep->napi);
 922         return IRQ_HANDLED;
 923 }
 924
 925 static void pxa168_eth_recalc_skb_size(struct pxa168_eth_private *pep)
 926 {
 927         int skb_size;
 928
 929         /*
 930          * Reserve 2+14 bytes for an ethernet header (the hardware
 931          * automatically prepends 2 bytes of dummy data to each
 932          * received packet), 16 bytes for up to four VLAN tags, and
 933          * 4 bytes for the trailing FCS -- 36 bytes total.
 934          */
 935         skb_size = pep->dev->mtu + 36;
 936
 937         /*
 938          * Make sure that the skb size is a multiple of 8 bytes, as
 939          * the lower three bits of the receive descriptor's buffer
 940          * size field are ignored by the hardware.
 941          */
 942         pep->skb_size = (skb_size + 7) & ~7;
 943
 944         /*
 945          * If NET_SKB_PAD is smaller than a cache line,
 946          * netdev_alloc_skb() will cause skb->data to be misaligned
 947          * to a cache line boundary.  If this is the case, include
 948          * some extra space to allow re-aligning the data area.
 949          */
 950         pep->skb_size += SKB_DMA_REALIGN;
 951
 952 }
 953
 954 static int set_port_config_ext(struct pxa168_eth_private *pep)
 955 {
 956         int skb_size;
 957
 958         pxa168_eth_recalc_skb_size(pep);
 959         if  (pep->skb_size <= 1518)
 960                 skb_size = PCXR_MFL_1518;
 961         else if (pep->skb_size <= 1536)
 962                 skb_size = PCXR_MFL_1536;
 963         else if (pep->skb_size <= 2048)
 964                 skb_size = PCXR_MFL_2048;
 965         else
 966                 skb_size = PCXR_MFL_64K;
 967
 968         /* Extended Port Configuration */
 969         wrl(pep,
 970             PORT_CONFIG_EXT, PCXR_2BSM | /* Two byte prefix aligns IP hdr */
 971             PCXR_DSCP_EN |               /* Enable DSCP in IP */
 972             skb_size | PCXR_FLP |        /* do not force link pass */
 973             PCXR_TX_HIGH_PRI);           /* Transmit - high priority queue */
 974
 975         return 0;
 976 }
 977
 978 static int pxa168_init_hw(struct pxa168_eth_private *pep)
 979 {
 980         int err = 0;
 981
 982         /* Disable interrupts */
 983         wrl(pep, INT_MASK, 0);
 984         wrl(pep, INT_CAUSE, 0);
 985         /* Write to ICR to clear interrupts. */
 986         wrl(pep, INT_W_CLEAR, 0);
 987         /* Abort any transmit and receive operations and put DMA
 988          * in idle state.
 989          */
 990         abort_dma(pep);
 991         /* Initialize address hash table */
 992         err = init_hash_table(pep);
 993         if (err)
 994                 return err;
 995         /* SDMA configuration */
 996         wrl(pep, SDMA_CONFIG, SDCR_BSZ8 |       /* Burst size = 32 bytes */
 997             SDCR_RIFB |                         /* Rx interrupt on frame */
 998             SDCR_BLMT |                         /* Little endian transmit */
 999             SDCR_BLMR |                         /* Little endian receive */
1000             SDCR_RC_MAX_RETRANS);               /* Max retransmit count */
1001         /* Port Configuration */
1002         wrl(pep, PORT_CONFIG, PCR_HS);          /* Hash size is 1/2kb */
1003         set_port_config_ext(pep);
1004
1005         return err;
1006 }
1007
1008 static int rxq_init(struct net_device *dev)
1009 {
1010         struct pxa168_eth_private *pep = netdev_priv(dev);
1011         struct rx_desc *p_rx_desc;
1012         int size = 0, i = 0;
1013         int rx_desc_num = pep->rx_ring_size;
1014
1015         /* Allocate RX skb rings */
1016         pep->rx_skb = kmalloc(sizeof(*pep->rx_skb) * pep->rx_ring_size,
1017                              GFP_KERNEL);
1018         if (!pep->rx_skb) {
1019                 printk(KERN_ERR "%s: Cannot alloc RX skb ring\n", dev->name);
1020                 return -ENOMEM;
1021         }
1022         /* Allocate RX ring */
1023         pep->rx_desc_count = 0;
1024         size = pep->rx_ring_size * sizeof(struct rx_desc);
1025         pep->rx_desc_area_size = size;
1026         pep->p_rx_desc_area = dma_alloc_coherent(pep->dev->dev.parent, size,
1027                                                 &pep->rx_desc_dma, GFP_KERNEL);
1028         if (!pep->p_rx_desc_area) {
1029                 printk(KERN_ERR "%s: Cannot alloc RX ring (size %d bytes)\n",
1030                        dev->name, size);
1031                 goto out;
1032         }
1033         memset((void *)pep->p_rx_desc_area, 0, size);
1034         /* initialize the next_desc_ptr links in the Rx descriptors ring */
1035         p_rx_desc = (struct rx_desc *)pep->p_rx_desc_area;
1036         for (i = 0; i < rx_desc_num; i++) {
1037                 p_rx_desc[i].next_desc_ptr = pep->rx_desc_dma +
1038                     ((i + 1) % rx_desc_num) * sizeof(struct rx_desc);
1039         }
1040         /* Save Rx desc pointer to driver struct. */
1041         pep->rx_curr_desc_q = 0;
1042         pep->rx_used_desc_q = 0;
1043         pep->rx_desc_area_size = rx_desc_num * sizeof(struct rx_desc);
1044         return 0;
1045 out:
1046         kfree(pep->rx_skb);
1047         return -ENOMEM;
1048 }
1049
1050 static void rxq_deinit(struct net_device *dev)
1051 {
1052         struct pxa168_eth_private *pep = netdev_priv(dev);
1053         int curr;
1054
1055         /* Free preallocated skb's on RX rings */
1056         for (curr = 0; pep->rx_desc_count && curr < pep->rx_ring_size; curr++) {
1057                 if (pep->rx_skb[curr]) {
1058                         dev_kfree_skb(pep->rx_skb[curr]);
1059                         pep->rx_desc_count--;
1060                 }
1061         }
1062         if (pep->rx_desc_count)
1063                 printk(KERN_ERR
1064                        "Error in freeing Rx Ring. %d skb's still\n",
1065                        pep->rx_desc_count);
1066         /* Free RX ring */
1067         if (pep->p_rx_desc_area)
1068                 dma_free_coherent(pep->dev->dev.parent, pep->rx_desc_area_size,
1069                                   pep->p_rx_desc_area, pep->rx_desc_dma);
1070         kfree(pep->rx_skb);
1071 }
1072
1073 static int txq_init(struct net_device *dev)
1074 {
1075         struct pxa168_eth_private *pep = netdev_priv(dev);
1076         struct tx_desc *p_tx_desc;
1077         int size = 0, i = 0;
1078         int tx_desc_num = pep->tx_ring_size;
1079
1080         pep->tx_skb = kmalloc(sizeof(*pep->tx_skb) * pep->tx_ring_size,
1081                              GFP_KERNEL);
1082         if (!pep->tx_skb) {
1083                 printk(KERN_ERR "%s: Cannot alloc TX skb ring\n", dev->name);
1084                 return -ENOMEM;
1085         }
1086         /* Allocate TX ring */
1087         pep->tx_desc_count = 0;
1088         size = pep->tx_ring_size * sizeof(struct tx_desc);
1089         pep->tx_desc_area_size = size;
1090         pep->p_tx_desc_area = dma_alloc_coherent(pep->dev->dev.parent, size,
1091                                                 &pep->tx_desc_dma, GFP_KERNEL);
1092         if (!pep->p_tx_desc_area) {
1093                 printk(KERN_ERR "%s: Cannot allocate Tx Ring (size %d bytes)\n",
1094                        dev->name, size);
1095                 goto out;
1096         }
1097         memset((void *)pep->p_tx_desc_area, 0, pep->tx_desc_area_size);
1098         /* Initialize the next_desc_ptr links in the Tx descriptors ring */
1099         p_tx_desc = (struct tx_desc *)pep->p_tx_desc_area;
1100         for (i = 0; i < tx_desc_num; i++) {
1101                 p_tx_desc[i].next_desc_ptr = pep->tx_desc_dma +
1102                     ((i + 1) % tx_desc_num) * sizeof(struct tx_desc);
1103         }
1104         pep->tx_curr_desc_q = 0;
1105         pep->tx_used_desc_q = 0;
1106         pep->tx_desc_area_size = tx_desc_num * sizeof(struct tx_desc);
1107         return 0;
1108 out:
1109         kfree(pep->tx_skb);
1110         return -ENOMEM;
1111 }
1112
1113 static void txq_deinit(struct net_device *dev)
1114 {
1115         struct pxa168_eth_private *pep = netdev_priv(dev);
1116
1117         /* Free outstanding skb's on TX ring */
1118         txq_reclaim(dev, 1);
1119         BUG_ON(pep->tx_used_desc_q != pep->tx_curr_desc_q);
1120         /* Free TX ring */
1121         if (pep->p_tx_desc_area)
1122                 dma_free_coherent(pep->dev->dev.parent, pep->tx_desc_area_size,
1123                                   pep->p_tx_desc_area, pep->tx_desc_dma);
1124         kfree(pep->tx_skb);
1125 }
1126
1127 static int pxa168_eth_open(struct net_device *dev)
1128 {
1129         struct pxa168_eth_private *pep = netdev_priv(dev);
1130         int err;
1131
1132         err = request_irq(dev->irq, pxa168_eth_int_handler,
1133                           IRQF_DISABLED, dev->name, dev);
1134         if (err) {
1135                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
1136                 return -EAGAIN;
1137         }
1138         pep->rx_resource_err = 0;
1139         err = rxq_init(dev);
1140         if (err != 0)
1141                 goto out_free_irq;
1142         err = txq_init(dev);
1143         if (err != 0)
1144                 goto out_free_rx_skb;
1145         pep->rx_used_desc_q = 0;
1146         pep->rx_curr_desc_q = 0;
1147
1148         /* Fill RX ring with skb's */
1149         rxq_refill(dev);
1150         pep->rx_used_desc_q = 0;
1151         pep->rx_curr_desc_q = 0;
1152         netif_carrier_off(dev);
1153         eth_port_start(dev);
1154         napi_enable(&pep->napi);
1155         return 0;
1156 out_free_rx_skb:
1157         rxq_deinit(dev);
1158 out_free_irq:
1159         free_irq(dev->irq, dev);
1160         return err;
1161 }
1162
1163 static int pxa168_eth_stop(struct net_device *dev)
1164 {
1165         struct pxa168_eth_private *pep = netdev_priv(dev);
1166         eth_port_reset(dev);
1167
1168         /* Disable interrupts */
1169         wrl(pep, INT_MASK, 0);
1170         wrl(pep, INT_CAUSE, 0);
1171         /* Write to ICR to clear interrupts. */
1172         wrl(pep, INT_W_CLEAR, 0);
1173         napi_disable(&pep->napi);
1174         del_timer_sync(&pep->timeout);
1175         netif_carrier_off(dev);
1176         free_irq(dev->irq, dev);
1177         rxq_deinit(dev);
1178         txq_deinit(dev);
1179
1180         return 0;
1181 }
1182
1183 static int pxa168_eth_change_mtu(struct net_device *dev, int mtu)
1184 {
1185         int retval;
1186         struct pxa168_eth_private *pep = netdev_priv(dev);
1187
1188         if ((mtu > 9500) || (mtu < 68))
1189                 return -EINVAL;
1190
1191         dev->mtu = mtu;
1192         retval = set_port_config_ext(pep);
1193
1194         if (!netif_running(dev))
1195                 return 0;
1196
1197         /*
1198          * Stop and then re-open the interface. This will allocate RX
1199          * skbs of the new MTU.
1200          * There is a possible danger that the open will not succeed,
1201          * due to memory being full.
1202          */
1203         pxa168_eth_stop(dev);
1204         if (pxa168_eth_open(dev)) {
1205                 dev_printk(KERN_ERR, &dev->dev,
1206                            "fatal error on re-opening device after "
1207                            "MTU change\n");
1208         }
1209
1210         return 0;
1211 }
1212
1213 static int eth_alloc_tx_desc_index(struct pxa168_eth_private *pep)
1214 {
1215         int tx_desc_curr;
1216
1217         tx_desc_curr = pep->tx_curr_desc_q;
1218         pep->tx_curr_desc_q = (tx_desc_curr + 1) % pep->tx_ring_size;
1219         BUG_ON(pep->tx_curr_desc_q == pep->tx_used_desc_q);
1220         pep->tx_desc_count++;
1221
1222         return tx_desc_curr;
1223 }
1224
1225 static int pxa168_rx_poll(struct napi_struct *napi, int budget)
1226 {
1227         struct pxa168_eth_private *pep =
1228             container_of(napi, struct pxa168_eth_private, napi);
1229         struct net_device *dev = pep->dev;
1230         int work_done = 0;
1231
1232         if (unlikely(pep->work_todo & WORK_LINK)) {
1233                 pep->work_todo &= ~(WORK_LINK);
1234                 handle_link_event(pep);
1235         }
1236         /*
1237          * We call txq_reclaim every time since in NAPI interupts are disabled
1238          * and due to this we miss the TX_DONE interrupt,which is not updated in
1239          * interrupt status register.
1240          */
1241         txq_reclaim(dev, 0);
1242         if (netif_queue_stopped(dev)
1243             && pep->tx_ring_size - pep->tx_desc_count > 1) {
1244                 netif_wake_queue(dev);
1245         }
1246         work_done = rxq_process(dev, budget);
1247         if (work_done < budget) {
1248                 napi_complete(napi);
1249                 wrl(pep, INT_MASK, ALL_INTS);
1250         }
1251
1252         return work_done;
1253 }
1254
1255 static int pxa168_eth_start_xmit(struct sk_buff *skb, struct net_device *dev)
1256 {
1257         struct pxa168_eth_private *pep = netdev_priv(dev);
1258         struct net_device_stats *stats = &dev->stats;
1259         struct tx_desc *desc;
1260         int tx_index;
1261         int length;
1262
1263         tx_index = eth_alloc_tx_desc_index(pep);
1264         desc = &pep->p_tx_desc_area[tx_index];
1265         length = skb->len;
1266         pep->tx_skb[tx_index] = skb;
1267         desc->byte_cnt = length;
1268         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
1269         wmb();
1270         desc->cmd_sts = BUF_OWNED_BY_DMA | TX_GEN_CRC | TX_FIRST_DESC |
1271                         TX_ZERO_PADDING | TX_LAST_DESC | TX_EN_INT;
1272         wmb();
1273         wrl(pep, SDMA_CMD, SDMA_CMD_TXDH | SDMA_CMD_ERD);
1274
1275         stats->tx_bytes += skb->len;
1276         stats->tx_packets++;
1277         dev->trans_start = jiffies;
1278         if (pep->tx_ring_size - pep->tx_desc_count <= 1) {
1279                 /* We handled the current skb, but now we are out of space.*/
1280                 netif_stop_queue(dev);
1281         }
1282
1283         return NETDEV_TX_OK;
1284 }
1285
1286 static int smi_wait_ready(struct pxa168_eth_private *pep)
1287 {
1288         int i = 0;
1289
1290         /* wait for the SMI register to become available */
1291         for (i = 0; rdl(pep, SMI) & SMI_BUSY; i++) {
1292                 if (i == PHY_WAIT_ITERATIONS)
1293                         return -ETIMEDOUT;
1294                 msleep(10);
1295         }
1296
1297         return 0;
1298 }
1299
1300 static int pxa168_smi_read(struct mii_bus *bus, int phy_addr, int regnum)
1301 {
1302         struct pxa168_eth_private *pep = bus->priv;
1303         int i = 0;
1304         int val;
1305
1306         if (smi_wait_ready(pep)) {
1307                 printk(KERN_WARNING "pxa168_eth: SMI bus busy timeout\n");
1308                 return -ETIMEDOUT;
1309         }
1310         wrl(pep, SMI, (phy_addr << 16) | (regnum << 21) | SMI_OP_R);
1311         /* now wait for the data to be valid */
1312         for (i = 0; !((val = rdl(pep, SMI)) & SMI_R_VALID); i++) {
1313                 if (i == PHY_WAIT_ITERATIONS) {
1314                         printk(KERN_WARNING
1315                                 "pxa168_eth: SMI bus read not valid\n");
1316                         return -ENODEV;
1317                 }
1318                 msleep(10);
1319         }
1320
1321         return val & 0xffff;
1322 }
1323
1324 static int pxa168_smi_write(struct mii_bus *bus, int phy_addr, int regnum,
1325                             u16 value)
1326 {
1327         struct pxa168_eth_private *pep = bus->priv;
1328
1329         if (smi_wait_ready(pep)) {
1330                 printk(KERN_WARNING "pxa168_eth: SMI bus busy timeout\n");
1331                 return -ETIMEDOUT;
1332         }
1333
1334         wrl(pep, SMI, (phy_addr << 16) | (regnum << 21) |
1335             SMI_OP_W | (value & 0xffff));
1336
1337         if (smi_wait_ready(pep)) {
1338                 printk(KERN_ERR "pxa168_eth: SMI bus busy timeout\n");
1339                 return -ETIMEDOUT;
1340         }
1341
1342         return 0;
1343 }
1344
1345 static int pxa168_eth_do_ioctl(struct net_device *dev, struct ifreq *ifr,
1346                                int cmd)
1347 {
1348         struct pxa168_eth_private *pep = netdev_priv(dev);
1349         if (pep->phy != NULL)
1350                 return phy_mii_ioctl(pep->phy, ifr, cmd);
1351
1352         return -EOPNOTSUPP;
1353 }
1354
1355 static struct phy_device *phy_scan(struct pxa168_eth_private *pep, int phy_addr)
1356 {
1357         struct mii_bus *bus = pep->smi_bus;
1358         struct phy_device *phydev;
1359         int start;
1360         int num;
1361         int i;
1362
1363         if (phy_addr == PXA168_ETH_PHY_ADDR_DEFAULT) {
1364                 /* Scan entire range */
1365                 start = ethernet_phy_get(pep);
1366                 num = 32;
1367         } else {
1368                 /* Use phy addr specific to platform */
1369                 start = phy_addr & 0x1f;
1370                 num = 1;
1371         }
1372         phydev = NULL;
1373         for (i = 0; i < num; i++) {
1374                 int addr = (start + i) & 0x1f;
1375                 if (bus->phy_map[addr] == NULL)
1376                         mdiobus_scan(bus, addr);
1377
1378                 if (phydev == NULL) {
1379                         phydev = bus->phy_map[addr];
1380                         if (phydev != NULL)
1381                                 ethernet_phy_set_addr(pep, addr);
1382                 }
1383         }
1384
1385         return phydev;
1386 }
1387
1388 static void phy_init(struct pxa168_eth_private *pep, int speed, int duplex)
1389 {
1390         struct phy_device *phy = pep->phy;
1391         ethernet_phy_reset(pep);
1392
1393         phy_attach(pep->dev, dev_name(&phy->dev), 0, PHY_INTERFACE_MODE_MII);
1394
1395         if (speed == 0) {
1396                 phy->autoneg = AUTONEG_ENABLE;
1397                 phy->speed = 0;
1398                 phy->duplex = 0;
1399                 phy->supported &= PHY_BASIC_FEATURES;
1400                 phy->advertising = phy->supported | ADVERTISED_Autoneg;
1401         } else {
1402                 phy->autoneg = AUTONEG_DISABLE;
1403                 phy->advertising = 0;
1404                 phy->speed = speed;
1405                 phy->duplex = duplex;
1406         }
1407         phy_start_aneg(phy);
1408 }
1409
1410 static int ethernet_phy_setup(struct net_device *dev)
1411 {
1412         struct pxa168_eth_private *pep = netdev_priv(dev);
1413
1414         if (pep->pd->init)
1415                 pep->pd->init();
1416         pep->phy = phy_scan(pep, pep->pd->phy_addr & 0x1f);
1417         if (pep->phy != NULL)
1418                 phy_init(pep, pep->pd->speed, pep->pd->duplex);
1419         update_hash_table_mac_address(pep, NULL, dev->dev_addr);
1420
1421         return 0;
1422 }
1423
1424 static int pxa168_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1425 {
1426         struct pxa168_eth_private *pep = netdev_priv(dev);
1427         int err;
1428
1429         err = phy_read_status(pep->phy);
1430         if (err == 0)
1431                 err = phy_ethtool_gset(pep->phy, cmd);
1432
1433         return err;
1434 }
1435
1436 static int pxa168_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1437 {
1438         struct pxa168_eth_private *pep = netdev_priv(dev);
1439
1440         return phy_ethtool_sset(pep->phy, cmd);
1441 }
1442
1443 static void pxa168_get_drvinfo(struct net_device *dev,
1444                                struct ethtool_drvinfo *info)
1445 {
1446         strncpy(info->driver, DRIVER_NAME, 32);
1447         strncpy(info->version, DRIVER_VERSION, 32);
1448         strncpy(info->fw_version, "N/A", 32);
1449         strncpy(info->bus_info, "N/A", 32);
1450 }
1451
1452 static u32 pxa168_get_link(struct net_device *dev)
1453 {
1454         return !!netif_carrier_ok(dev);
1455 }
1456
1457 static const struct ethtool_ops pxa168_ethtool_ops = {
1458         .get_settings = pxa168_get_settings,
1459         .set_settings = pxa168_set_settings,
1460         .get_drvinfo = pxa168_get_drvinfo,
1461         .get_link = pxa168_get_link,
1462 };
1463
1464 static const struct net_device_ops pxa168_eth_netdev_ops = {
1465         .ndo_open = pxa168_eth_open,
1466         .ndo_stop = pxa168_eth_stop,
1467         .ndo_start_xmit = pxa168_eth_start_xmit,
1468         .ndo_set_rx_mode = pxa168_eth_set_rx_mode,
1469         .ndo_set_mac_address = pxa168_eth_set_mac_address,
1470         .ndo_validate_addr = eth_validate_addr,
1471         .ndo_do_ioctl = pxa168_eth_do_ioctl,
1472         .ndo_change_mtu = pxa168_eth_change_mtu,
1473         .ndo_tx_timeout = pxa168_eth_tx_timeout,
1474 };
1475
1476 static int pxa168_eth_probe(struct platform_device *pdev)
1477 {
1478         struct pxa168_eth_private *pep = NULL;
1479         struct net_device *dev = NULL;
1480         struct resource *res;
1481         struct clk *clk;
1482         int err;
1483
1484         printk(KERN_NOTICE "PXA168 10/100 Ethernet Driver\n");
1485
1486         clk = clk_get(&pdev->dev, "MFUCLK");
1487         if (IS_ERR(clk)) {
1488                 printk(KERN_ERR "%s: Fast Ethernet failed to get clock\n",
1489                         DRIVER_NAME);
1490                 return -ENODEV;
1491         }
1492         clk_enable(clk);
1493
1494         dev = alloc_etherdev(sizeof(struct pxa168_eth_private));
1495         if (!dev) {
1496                 err = -ENOMEM;
1497                 goto err_clk;
1498         }
1499
1500         platform_set_drvdata(pdev, dev);
1501         pep = netdev_priv(dev);
1502         pep->dev = dev;
1503         pep->clk = clk;
1504         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1505         if (res == NULL) {
1506                 err = -ENODEV;
1507                 goto err_netdev;
1508         }
1509         pep->base = ioremap(res->start, res->end - res->start + 1);
1510         if (pep->base == NULL) {
1511                 err = -ENOMEM;
1512                 goto err_netdev;
1513         }
1514         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
1515         BUG_ON(!res);
1516         dev->irq = res->start;
1517         dev->netdev_ops = &pxa168_eth_netdev_ops;
1518         dev->watchdog_timeo = 2 * HZ;
1519         dev->base_addr = 0;
1520         SET_ETHTOOL_OPS(dev, &pxa168_ethtool_ops);
1521
1522         INIT_WORK(&pep->tx_timeout_task, pxa168_eth_tx_timeout_task);
1523
1524         printk(KERN_INFO "%s:Using random mac address\n", DRIVER_NAME);
1525         random_ether_addr(dev->dev_addr);
1526
1527         pep->pd = pdev->dev.platform_data;
1528         pep->rx_ring_size = NUM_RX_DESCS;
1529         if (pep->pd->rx_queue_size)
1530                 pep->rx_ring_size = pep->pd->rx_queue_size;
1531
1532         pep->tx_ring_size = NUM_TX_DESCS;
1533         if (pep->pd->tx_queue_size)
1534                 pep->tx_ring_size = pep->pd->tx_queue_size;
1535
1536         pep->port_num = pep->pd->port_number;
1537         /* Hardware supports only 3 ports */
1538         BUG_ON(pep->port_num > 2);
1539         netif_napi_add(dev, &pep->napi, pxa168_rx_poll, pep->rx_ring_size);
1540
1541         memset(&pep->timeout, 0, sizeof(struct timer_list));
1542         init_timer(&pep->timeout);
1543         pep->timeout.function = rxq_refill_timer_wrapper;
1544         pep->timeout.data = (unsigned long)pep;
1545
1546         pep->smi_bus = mdiobus_alloc();
1547         if (pep->smi_bus == NULL) {
1548                 err = -ENOMEM;
1549                 goto err_base;
1550         }
1551         pep->smi_bus->priv = pep;
1552         pep->smi_bus->name = "pxa168_eth smi";
1553         pep->smi_bus->read = pxa168_smi_read;
1554         pep->smi_bus->write = pxa168_smi_write;
1555         snprintf(pep->smi_bus->id, MII_BUS_ID_SIZE, "%d", pdev->id);
1556         pep->smi_bus->parent = &pdev->dev;
1557         pep->smi_bus->phy_mask = 0xffffffff;
1558         err = mdiobus_register(pep->smi_bus);
1559         if (err)
1560                 goto err_free_mdio;
1561
1562         pxa168_init_hw(pep);
1563         err = ethernet_phy_setup(dev);
1564         if (err)
1565                 goto err_mdiobus;
1566         SET_NETDEV_DEV(dev, &pdev->dev);
1567         err = register_netdev(dev);
1568         if (err)
1569                 goto err_mdiobus;
1570         return 0;
1571
1572 err_mdiobus:
1573         mdiobus_unregister(pep->smi_bus);
1574 err_free_mdio:
1575         mdiobus_free(pep->smi_bus);
1576 err_base:
1577         iounmap(pep->base);
1578 err_netdev:
1579         free_netdev(dev);
1580 err_clk:
1581         clk_disable(clk);
1582         clk_put(clk);
1583         return err;
1584 }
1585
1586 static int pxa168_eth_remove(struct platform_device *pdev)
1587 {
1588         struct net_device *dev = platform_get_drvdata(pdev);
1589         struct pxa168_eth_private *pep = netdev_priv(dev);
1590
1591         if (pep->htpr) {
1592                 dma_free_coherent(pep->dev->dev.parent, HASH_ADDR_TABLE_SIZE,
1593                                   pep->htpr, pep->htpr_dma);
1594                 pep->htpr = NULL;
1595         }
1596         if (pep->clk) {
1597                 clk_disable(pep->clk);
1598                 clk_put(pep->clk);
1599                 pep->clk = NULL;
1600         }
1601         if (pep->phy != NULL)
1602                 phy_detach(pep->phy);
1603
1604         iounmap(pep->base);
1605         pep->base = NULL;
1606         mdiobus_unregister(pep->smi_bus);
1607         mdiobus_free(pep->smi_bus);
1608         unregister_netdev(dev);
1609         flush_scheduled_work();
1610         free_netdev(dev);
1611         platform_set_drvdata(pdev, NULL);
1612         return 0;
1613 }
1614
1615 static void pxa168_eth_shutdown(struct platform_device *pdev)
1616 {
1617         struct net_device *dev = platform_get_drvdata(pdev);
1618         eth_port_reset(dev);
1619 }
1620
1621 #ifdef CONFIG_PM
1622 static int pxa168_eth_resume(struct platform_device *pdev)
1623 {
1624         return -ENOSYS;
1625 }
1626
1627 static int pxa168_eth_suspend(struct platform_device *pdev, pm_message_t state)
1628 {
1629         return -ENOSYS;
1630 }
1631
1632 #else
1633 #define pxa168_eth_resume NULL
1634 #define pxa168_eth_suspend NULL
1635 #endif
1636
1637 static struct platform_driver pxa168_eth_driver = {
1638         .probe = pxa168_eth_probe,
1639         .remove = pxa168_eth_remove,
1640         .shutdown = pxa168_eth_shutdown,
1641         .resume = pxa168_eth_resume,
1642         .suspend = pxa168_eth_suspend,
1643         .driver = {
1644                    .name = DRIVER_NAME,
1645                    },
1646 };
1647
1648 static int __init pxa168_init_module(void)
1649 {
1650         return platform_driver_register(&pxa168_eth_driver);
1651 }
1652
1653 static void __exit pxa168_cleanup_module(void)
1654 {
1655         platform_driver_unregister(&pxa168_eth_driver);
1656 }
1657
1658 module_init(pxa168_init_module);
1659 module_exit(pxa168_cleanup_module);
1660
1661 MODULE_LICENSE("GPL");
1662 MODULE_DESCRIPTION("Ethernet driver for Marvell PXA168");
1663 MODULE_ALIAS("platform:pxa168_eth");