drivers/gpu/drm/nouveau/nouveau_bios.c

   1 /*
   2  * Copyright 2005-2006 Erik Waling
   3  * Copyright 2006 Stephane Marchesin
   4  * Copyright 2007-2009 Stuart Bennett
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE AUTHORS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  20  * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  21  * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  22  * SOFTWARE.
  23  */
  24
  25 #include "drmP.h"
  26 #define NV_DEBUG_NOTRACE
  27 #include "nouveau_drv.h"
  28 #include "nouveau_hw.h"
  29 #include "nouveau_encoder.h"
  30
  31 #include <linux/io-mapping.h>
  32
  33 /* these defines are made up */
  34 #define NV_CIO_CRE_44_HEADA 0x0
  35 #define NV_CIO_CRE_44_HEADB 0x3
  36 #define FEATURE_MOBILE 0x10     /* also FEATURE_QUADRO for BMP */
  37 #define LEGACY_I2C_CRT 0x80
  38 #define LEGACY_I2C_PANEL 0x81
  39 #define LEGACY_I2C_TV 0x82
  40
  41 #define EDID1_LEN 128
  42
  43 #define BIOSLOG(sip, fmt, arg...) NV_DEBUG(sip->dev, fmt, ##arg)
  44 #define LOG_OLD_VALUE(x)
  45
  46 #define ROM16(x) le16_to_cpu(*(uint16_t *)&(x))
  47 #define ROM32(x) le32_to_cpu(*(uint32_t *)&(x))
  48
  49 struct init_exec {
  50         bool execute;
  51         bool repeat;
  52 };
  53
  54 static bool nv_cksum(const uint8_t *data, unsigned int length)
  55 {
  56         /*
  57          * There's a few checksums in the BIOS, so here's a generic checking
  58          * function.
  59          */
  60         int i;
  61         uint8_t sum = 0;
  62
  63         for (i = 0; i < length; i++)
  64                 sum += data[i];
  65
  66         if (sum)
  67                 return true;
  68
  69         return false;
  70 }
  71
  72 static int
  73 score_vbios(struct drm_device *dev, const uint8_t *data, const bool writeable)
  74 {
  75         if (!(data[0] == 0x55 && data[1] == 0xAA)) {
  76                 NV_TRACEWARN(dev, "... BIOS signature not found\n");
  77                 return 0;
  78         }
  79
  80         if (nv_cksum(data, data[2] * 512)) {
  81                 NV_TRACEWARN(dev, "... BIOS checksum invalid\n");
  82                 /* if a ro image is somewhat bad, it's probably all rubbish */
  83                 return writeable ? 2 : 1;
  84         } else
  85                 NV_TRACE(dev, "... appears to be valid\n");
  86
  87         return 3;
  88 }
  89
  90 static void load_vbios_prom(struct drm_device *dev, uint8_t *data)
  91 {
  92         struct drm_nouveau_private *dev_priv = dev->dev_private;
  93         uint32_t pci_nv_20, save_pci_nv_20;
  94         int pcir_ptr;
  95         int i;
  96
  97         if (dev_priv->card_type >= NV_50)
  98                 pci_nv_20 = 0x88050;
  99         else
 100                 pci_nv_20 = NV_PBUS_PCI_NV_20;
 101
 102         /* enable ROM access */
 103         save_pci_nv_20 = nvReadMC(dev, pci_nv_20);
 104         nvWriteMC(dev, pci_nv_20,
 105                   save_pci_nv_20 & ~NV_PBUS_PCI_NV_20_ROM_SHADOW_ENABLED);
 106
 107         /* bail if no rom signature */
 108         if (nv_rd08(dev, NV_PROM_OFFSET) != 0x55 ||
 109             nv_rd08(dev, NV_PROM_OFFSET + 1) != 0xaa)
 110                 goto out;
 111
 112         /* additional check (see note below) - read PCI record header */
 113         pcir_ptr = nv_rd08(dev, NV_PROM_OFFSET + 0x18) |
 114                    nv_rd08(dev, NV_PROM_OFFSET + 0x19) << 8;
 115         if (nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr) != 'P' ||
 116             nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr + 1) != 'C' ||
 117             nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr + 2) != 'I' ||
 118             nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr + 3) != 'R')
 119                 goto out;
 120
 121         /* on some 6600GT/6800LE prom reads are messed up.  nvclock alleges a
 122          * a good read may be obtained by waiting or re-reading (cargocult: 5x)
 123          * each byte.  we'll hope pramin has something usable instead
 124          */
 125         for (i = 0; i < NV_PROM_SIZE; i++)
 126                 data[i] = nv_rd08(dev, NV_PROM_OFFSET + i);
 127
 128 out:
 129         /* disable ROM access */
 130         nvWriteMC(dev, pci_nv_20,
 131                   save_pci_nv_20 | NV_PBUS_PCI_NV_20_ROM_SHADOW_ENABLED);
 132 }
 133
 134 static void load_vbios_pramin(struct drm_device *dev, uint8_t *data)
 135 {
 136         struct drm_nouveau_private *dev_priv = dev->dev_private;
 137         uint32_t old_bar0_pramin = 0;
 138         int i;
 139
 140         if (dev_priv->card_type >= NV_50) {
 141                 uint32_t vbios_vram = (nv_rd32(dev, 0x619f04) & ~0xff) << 8;
 142
 143                 if (!vbios_vram)
 144                         vbios_vram = (nv_rd32(dev, 0x1700) << 16) + 0xf0000;
 145
 146                 old_bar0_pramin = nv_rd32(dev, 0x1700);
 147                 nv_wr32(dev, 0x1700, vbios_vram >> 16);
 148         }
 149
 150         /* bail if no rom signature */
 151         if (nv_rd08(dev, NV_PRAMIN_OFFSET) != 0x55 ||
 152             nv_rd08(dev, NV_PRAMIN_OFFSET + 1) != 0xaa)
 153                 goto out;
 154
 155         for (i = 0; i < NV_PROM_SIZE; i++)
 156                 data[i] = nv_rd08(dev, NV_PRAMIN_OFFSET + i);
 157
 158 out:
 159         if (dev_priv->card_type >= NV_50)
 160                 nv_wr32(dev, 0x1700, old_bar0_pramin);
 161 }
 162
 163 static void load_vbios_pci(struct drm_device *dev, uint8_t *data)
 164 {
 165         void __iomem *rom = NULL;
 166         size_t rom_len;
 167         int ret;
 168
 169         ret = pci_enable_rom(dev->pdev);
 170         if (ret)
 171                 return;
 172
 173         rom = pci_map_rom(dev->pdev, &rom_len);
 174         if (!rom)
 175                 goto out;
 176         memcpy_fromio(data, rom, rom_len);
 177         pci_unmap_rom(dev->pdev, rom);
 178
 179 out:
 180         pci_disable_rom(dev->pdev);
 181 }
 182
 183 static void load_vbios_acpi(struct drm_device *dev, uint8_t *data)
 184 {
 185         int i;
 186         int ret;
 187         int size = 64 * 1024;
 188
 189         if (!nouveau_acpi_rom_supported(dev->pdev))
 190                 return;
 191
 192         for (i = 0; i < (size / ROM_BIOS_PAGE); i++) {
 193                 ret = nouveau_acpi_get_bios_chunk(data,
 194                                                   (i * ROM_BIOS_PAGE),
 195                                                   ROM_BIOS_PAGE);
 196                 if (ret <= 0)
 197                         break;
 198         }
 199         return;
 200 }
 201
 202 struct methods {
 203         const char desc[8];
 204         void (*loadbios)(struct drm_device *, uint8_t *);
 205         const bool rw;
 206 };
 207
 208 static struct methods shadow_methods[] = {
 209         { "PRAMIN", load_vbios_pramin, true },
 210         { "PROM", load_vbios_prom, false },
 211         { "PCIROM", load_vbios_pci, true },
 212         { "ACPI", load_vbios_acpi, true },
 213 };
 214 #define NUM_SHADOW_METHODS ARRAY_SIZE(shadow_methods)
 215
 216 static bool NVShadowVBIOS(struct drm_device *dev, uint8_t *data)
 217 {
 218         struct methods *methods = shadow_methods;
 219         int testscore = 3;
 220         int scores[NUM_SHADOW_METHODS], i;
 221
 222         if (nouveau_vbios) {
 223                 for (i = 0; i < NUM_SHADOW_METHODS; i++)
 224                         if (!strcasecmp(nouveau_vbios, methods[i].desc))
 225                                 break;
 226
 227                 if (i < NUM_SHADOW_METHODS) {
 228                         NV_INFO(dev, "Attempting to use BIOS image from %s\n",
 229                                 methods[i].desc);
 230
 231                         methods[i].loadbios(dev, data);
 232                         if (score_vbios(dev, data, methods[i].rw))
 233                                 return true;
 234                 }
 235
 236                 NV_ERROR(dev, "VBIOS source \'%s\' invalid\n", nouveau_vbios);
 237         }
 238
 239         for (i = 0; i < NUM_SHADOW_METHODS; i++) {
 240                 NV_TRACE(dev, "Attempting to load BIOS image from %s\n",
 241                          methods[i].desc);
 242                 data[0] = data[1] = 0;  /* avoid reuse of previous image */
 243                 methods[i].loadbios(dev, data);
 244                 scores[i] = score_vbios(dev, data, methods[i].rw);
 245                 if (scores[i] == testscore)
 246                         return true;
 247         }
 248
 249         while (--testscore > 0) {
 250                 for (i = 0; i < NUM_SHADOW_METHODS; i++) {
 251                         if (scores[i] == testscore) {
 252                                 NV_TRACE(dev, "Using BIOS image from %s\n",
 253                                          methods[i].desc);
 254                                 methods[i].loadbios(dev, data);
 255                                 return true;
 256                         }
 257                 }
 258         }
 259
 260         NV_ERROR(dev, "No valid BIOS image found\n");
 261         return false;
 262 }
 263
 264 struct init_tbl_entry {
 265         char *name;
 266         uint8_t id;
 267         /* Return:
 268          *  > 0: success, length of opcode
 269          *    0: success, but abort further parsing of table (INIT_DONE etc)
 270          *  < 0: failure, table parsing will be aborted
 271          */
 272         int (*handler)(struct nvbios *, uint16_t, struct init_exec *);
 273 };
 274
 275 struct bit_entry {
 276         uint8_t id[2];
 277         uint16_t length;
 278         uint16_t offset;
 279 };
 280
 281 static int parse_init_table(struct nvbios *, unsigned int, struct init_exec *);
 282
 283 #define MACRO_INDEX_SIZE        2
 284 #define MACRO_SIZE              8
 285 #define CONDITION_SIZE          12
 286 #define IO_FLAG_CONDITION_SIZE  9
 287 #define IO_CONDITION_SIZE       5
 288 #define MEM_INIT_SIZE           66
 289
 290 static void still_alive(void)
 291 {
 292 #if 0
 293         sync();
 294         msleep(2);
 295 #endif
 296 }
 297
 298 static uint32_t
 299 munge_reg(struct nvbios *bios, uint32_t reg)
 300 {
 301         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 302         struct dcb_entry *dcbent = bios->display.output;
 303
 304         if (dev_priv->card_type < NV_50)
 305                 return reg;
 306
 307         if (reg & 0x40000000) {
 308                 BUG_ON(!dcbent);
 309
 310                 reg += (ffs(dcbent->or) - 1) * 0x800;
 311                 if ((reg & 0x20000000) && !(dcbent->sorconf.link & 1))
 312                         reg += 0x00000080;
 313         }
 314
 315         reg &= ~0x60000000;
 316         return reg;
 317 }
 318
 319 static int
 320 valid_reg(struct nvbios *bios, uint32_t reg)
 321 {
 322         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 323         struct drm_device *dev = bios->dev;
 324
 325         /* C51 has misaligned regs on purpose. Marvellous */
 326         if (reg & 0x2 ||
 327             (reg & 0x1 && dev_priv->vbios.chip_version != 0x51))
 328                 NV_ERROR(dev, "======= misaligned reg 0x%08X =======\n", reg);
 329
 330         /* warn on C51 regs that haven't been verified accessible in tracing */
 331         if (reg & 0x1 && dev_priv->vbios.chip_version == 0x51 &&
 332             reg != 0x130d && reg != 0x1311 && reg != 0x60081d)
 333                 NV_WARN(dev, "=== C51 misaligned reg 0x%08X not verified ===\n",
 334                         reg);
 335
 336         if (reg >= (8*1024*1024)) {
 337                 NV_ERROR(dev, "=== reg 0x%08x out of mapped bounds ===\n", reg);
 338                 return 0;
 339         }
 340
 341         return 1;
 342 }
 343
 344 static bool
 345 valid_idx_port(struct nvbios *bios, uint16_t port)
 346 {
 347         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 348         struct drm_device *dev = bios->dev;
 349
 350         /*
 351          * If adding more ports here, the read/write functions below will need
 352          * updating so that the correct mmio range (PRMCIO, PRMDIO, PRMVIO) is
 353          * used for the port in question
 354          */
 355         if (dev_priv->card_type < NV_50) {
 356                 if (port == NV_CIO_CRX__COLOR)
 357                         return true;
 358                 if (port == NV_VIO_SRX)
 359                         return true;
 360         } else {
 361                 if (port == NV_CIO_CRX__COLOR)
 362                         return true;
 363         }
 364
 365         NV_ERROR(dev, "========== unknown indexed io port 0x%04X ==========\n",
 366                  port);
 367
 368         return false;
 369 }
 370
 371 static bool
 372 valid_port(struct nvbios *bios, uint16_t port)
 373 {
 374         struct drm_device *dev = bios->dev;
 375
 376         /*
 377          * If adding more ports here, the read/write functions below will need
 378          * updating so that the correct mmio range (PRMCIO, PRMDIO, PRMVIO) is
 379          * used for the port in question
 380          */
 381         if (port == NV_VIO_VSE2)
 382                 return true;
 383
 384         NV_ERROR(dev, "========== unknown io port 0x%04X ==========\n", port);
 385
 386         return false;
 387 }
 388
 389 static uint32_t
 390 bios_rd32(struct nvbios *bios, uint32_t reg)
 391 {
 392         uint32_t data;
 393
 394         reg = munge_reg(bios, reg);
 395         if (!valid_reg(bios, reg))
 396                 return 0;
 397
 398         /*
 399          * C51 sometimes uses regs with bit0 set in the address. For these
 400          * cases there should exist a translation in a BIOS table to an IO
 401          * port address which the BIOS uses for accessing the reg
 402          *
 403          * These only seem to appear for the power control regs to a flat panel,
 404          * and the GPIO regs at 0x60081*.  In C51 mmio traces the normal regs
 405          * for 0x1308 and 0x1310 are used - hence the mask below.  An S3
 406          * suspend-resume mmio trace from a C51 will be required to see if this
 407          * is true for the power microcode in 0x14.., or whether the direct IO
 408          * port access method is needed
 409          */
 410         if (reg & 0x1)
 411                 reg &= ~0x1;
 412
 413         data = nv_rd32(bios->dev, reg);
 414
 415         BIOSLOG(bios, " Read:  Reg: 0x%08X, Data: 0x%08X\n", reg, data);
 416
 417         return data;
 418 }
 419
 420 static void
 421 bios_wr32(struct nvbios *bios, uint32_t reg, uint32_t data)
 422 {
 423         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 424
 425         reg = munge_reg(bios, reg);
 426         if (!valid_reg(bios, reg))
 427                 return;
 428
 429         /* see note in bios_rd32 */
 430         if (reg & 0x1)
 431                 reg &= 0xfffffffe;
 432
 433         LOG_OLD_VALUE(bios_rd32(bios, reg));
 434         BIOSLOG(bios, " Write: Reg: 0x%08X, Data: 0x%08X\n", reg, data);
 435
 436         if (dev_priv->vbios.execute) {
 437                 still_alive();
 438                 nv_wr32(bios->dev, reg, data);
 439         }
 440 }
 441
 442 static uint8_t
 443 bios_idxprt_rd(struct nvbios *bios, uint16_t port, uint8_t index)
 444 {
 445         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 446         struct drm_device *dev = bios->dev;
 447         uint8_t data;
 448
 449         if (!valid_idx_port(bios, port))
 450                 return 0;
 451
 452         if (dev_priv->card_type < NV_50) {
 453                 if (port == NV_VIO_SRX)
 454                         data = NVReadVgaSeq(dev, bios->state.crtchead, index);
 455                 else    /* assume NV_CIO_CRX__COLOR */
 456                         data = NVReadVgaCrtc(dev, bios->state.crtchead, index);
 457         } else {
 458                 uint32_t data32;
 459
 460                 data32 = bios_rd32(bios, NV50_PDISPLAY_VGACRTC(index & ~3));
 461                 data = (data32 >> ((index & 3) << 3)) & 0xff;
 462         }
 463
 464         BIOSLOG(bios, " Indexed IO read:  Port: 0x%04X, Index: 0x%02X, "
 465                       "Head: 0x%02X, Data: 0x%02X\n",
 466                 port, index, bios->state.crtchead, data);
 467         return data;
 468 }
 469
 470 static void
 471 bios_idxprt_wr(struct nvbios *bios, uint16_t port, uint8_t index, uint8_t data)
 472 {
 473         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 474         struct drm_device *dev = bios->dev;
 475
 476         if (!valid_idx_port(bios, port))
 477                 return;
 478
 479         /*
 480          * The current head is maintained in the nvbios member  state.crtchead.
 481          * We trap changes to CR44 and update the head variable and hence the
 482          * register set written.
 483          * As CR44 only exists on CRTC0, we update crtchead to head0 in advance
 484          * of the write, and to head1 after the write
 485          */
 486         if (port == NV_CIO_CRX__COLOR && index == NV_CIO_CRE_44 &&
 487             data != NV_CIO_CRE_44_HEADB)
 488                 bios->state.crtchead = 0;
 489
 490         LOG_OLD_VALUE(bios_idxprt_rd(bios, port, index));
 491         BIOSLOG(bios, " Indexed IO write: Port: 0x%04X, Index: 0x%02X, "
 492                       "Head: 0x%02X, Data: 0x%02X\n",
 493                 port, index, bios->state.crtchead, data);
 494
 495         if (bios->execute && dev_priv->card_type < NV_50) {
 496                 still_alive();
 497                 if (port == NV_VIO_SRX)
 498                         NVWriteVgaSeq(dev, bios->state.crtchead, index, data);
 499                 else    /* assume NV_CIO_CRX__COLOR */
 500                         NVWriteVgaCrtc(dev, bios->state.crtchead, index, data);
 501         } else
 502         if (bios->execute) {
 503                 uint32_t data32, shift = (index & 3) << 3;
 504
 505                 still_alive();
 506
 507                 data32  = bios_rd32(bios, NV50_PDISPLAY_VGACRTC(index & ~3));
 508                 data32 &= ~(0xff << shift);
 509                 data32 |= (data << shift);
 510                 bios_wr32(bios, NV50_PDISPLAY_VGACRTC(index & ~3), data32);
 511         }
 512
 513         if (port == NV_CIO_CRX__COLOR &&
 514             index == NV_CIO_CRE_44 && data == NV_CIO_CRE_44_HEADB)
 515                 bios->state.crtchead = 1;
 516 }
 517
 518 static uint8_t
 519 bios_port_rd(struct nvbios *bios, uint16_t port)
 520 {
 521         uint8_t data, head = bios->state.crtchead;
 522
 523         if (!valid_port(bios, port))
 524                 return 0;
 525
 526         data = NVReadPRMVIO(bios->dev, head, NV_PRMVIO0_OFFSET + port);
 527
 528         BIOSLOG(bios, " IO read:  Port: 0x%04X, Head: 0x%02X, Data: 0x%02X\n",
 529                 port, head, data);
 530
 531         return data;
 532 }
 533
 534 static void
 535 bios_port_wr(struct nvbios *bios, uint16_t port, uint8_t data)
 536 {
 537         int head = bios->state.crtchead;
 538
 539         if (!valid_port(bios, port))
 540                 return;
 541
 542         LOG_OLD_VALUE(bios_port_rd(bios, port));
 543         BIOSLOG(bios, " IO write: Port: 0x%04X, Head: 0x%02X, Data: 0x%02X\n",
 544                 port, head, data);
 545
 546         if (!bios->execute)
 547                 return;
 548
 549         still_alive();
 550         NVWritePRMVIO(bios->dev, head, NV_PRMVIO0_OFFSET + port, data);
 551 }
 552
 553 static bool
 554 io_flag_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
 555 {
 556         /*
 557          * The IO flag condition entry has 2 bytes for the CRTC port; 1 byte
 558          * for the CRTC index; 1 byte for the mask to apply to the value
 559          * retrieved from the CRTC; 1 byte for the shift right to apply to the
 560          * masked CRTC value; 2 bytes for the offset to the flag array, to
 561          * which the shifted value is added; 1 byte for the mask applied to the
 562          * value read from the flag array; and 1 byte for the value to compare
 563          * against the masked byte from the flag table.
 564          */
 565
 566         uint16_t condptr = bios->io_flag_condition_tbl_ptr + cond * IO_FLAG_CONDITION_SIZE;
 567         uint16_t crtcport = ROM16(bios->data[condptr]);
 568         uint8_t crtcindex = bios->data[condptr + 2];
 569         uint8_t mask = bios->data[condptr + 3];
 570         uint8_t shift = bios->data[condptr + 4];
 571         uint16_t flagarray = ROM16(bios->data[condptr + 5]);
 572         uint8_t flagarraymask = bios->data[condptr + 7];
 573         uint8_t cmpval = bios->data[condptr + 8];
 574         uint8_t data;
 575
 576         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
 577                       "Shift: 0x%02X, FlagArray: 0x%04X, FAMask: 0x%02X, "
 578                       "Cmpval: 0x%02X\n",
 579                 offset, crtcport, crtcindex, mask, shift, flagarray, flagarraymask, cmpval);
 580
 581         data = bios_idxprt_rd(bios, crtcport, crtcindex);
 582
 583         data = bios->data[flagarray + ((data & mask) >> shift)];
 584         data &= flagarraymask;
 585
 586         BIOSLOG(bios, "0x%04X: Checking if 0x%02X equals 0x%02X\n",
 587                 offset, data, cmpval);
 588
 589         return (data == cmpval);
 590 }
 591
 592 static bool
 593 bios_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
 594 {
 595         /*
 596          * The condition table entry has 4 bytes for the address of the
 597          * register to check, 4 bytes for a mask to apply to the register and
 598          * 4 for a test comparison value
 599          */
 600
 601         uint16_t condptr = bios->condition_tbl_ptr + cond * CONDITION_SIZE;
 602         uint32_t reg = ROM32(bios->data[condptr]);
 603         uint32_t mask = ROM32(bios->data[condptr + 4]);
 604         uint32_t cmpval = ROM32(bios->data[condptr + 8]);
 605         uint32_t data;
 606
 607         BIOSLOG(bios, "0x%04X: Cond: 0x%02X, Reg: 0x%08X, Mask: 0x%08X\n",
 608                 offset, cond, reg, mask);
 609
 610         data = bios_rd32(bios, reg) & mask;
 611
 612         BIOSLOG(bios, "0x%04X: Checking if 0x%08X equals 0x%08X\n",
 613                 offset, data, cmpval);
 614
 615         return (data == cmpval);
 616 }
 617
 618 static bool
 619 io_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
 620 {
 621         /*
 622          * The IO condition entry has 2 bytes for the IO port address; 1 byte
 623          * for the index to write to io_port; 1 byte for the mask to apply to
 624          * the byte read from io_port+1; and 1 byte for the value to compare
 625          * against the masked byte.
 626          */
 627
 628         uint16_t condptr = bios->io_condition_tbl_ptr + cond * IO_CONDITION_SIZE;
 629         uint16_t io_port = ROM16(bios->data[condptr]);
 630         uint8_t port_index = bios->data[condptr + 2];
 631         uint8_t mask = bios->data[condptr + 3];
 632         uint8_t cmpval = bios->data[condptr + 4];
 633
 634         uint8_t data = bios_idxprt_rd(bios, io_port, port_index) & mask;
 635
 636         BIOSLOG(bios, "0x%04X: Checking if 0x%02X equals 0x%02X\n",
 637                 offset, data, cmpval);
 638
 639         return (data == cmpval);
 640 }
 641
 642 static int
 643 nv50_pll_set(struct drm_device *dev, uint32_t reg, uint32_t clk)
 644 {
 645         struct drm_nouveau_private *dev_priv = dev->dev_private;
 646         uint32_t reg0 = nv_rd32(dev, reg + 0);
 647         uint32_t reg1 = nv_rd32(dev, reg + 4);
 648         struct nouveau_pll_vals pll;
 649         struct pll_lims pll_limits;
 650         int ret;
 651
 652         ret = get_pll_limits(dev, reg, &pll_limits);
 653         if (ret)
 654                 return ret;
 655
 656         clk = nouveau_calc_pll_mnp(dev, &pll_limits, clk, &pll);
 657         if (!clk)
 658                 return -ERANGE;
 659
 660         reg0 = (reg0 & 0xfff8ffff) | (pll.log2P << 16);
 661         reg1 = (reg1 & 0xffff0000) | (pll.N1 << 8) | pll.M1;
 662
 663         if (dev_priv->vbios.execute) {
 664                 still_alive();
 665                 nv_wr32(dev, reg + 4, reg1);
 666                 nv_wr32(dev, reg + 0, reg0);
 667         }
 668
 669         return 0;
 670 }
 671
 672 static int
 673 setPLL(struct nvbios *bios, uint32_t reg, uint32_t clk)
 674 {
 675         struct drm_device *dev = bios->dev;
 676         struct drm_nouveau_private *dev_priv = dev->dev_private;
 677         /* clk in kHz */
 678         struct pll_lims pll_lim;
 679         struct nouveau_pll_vals pllvals;
 680         int ret;
 681
 682         if (dev_priv->card_type >= NV_50)
 683                 return nv50_pll_set(dev, reg, clk);
 684
 685         /* high regs (such as in the mac g5 table) are not -= 4 */
 686         ret = get_pll_limits(dev, reg > 0x405c ? reg : reg - 4, &pll_lim);
 687         if (ret)
 688                 return ret;
 689
 690         clk = nouveau_calc_pll_mnp(dev, &pll_lim, clk, &pllvals);
 691         if (!clk)
 692                 return -ERANGE;
 693
 694         if (bios->execute) {
 695                 still_alive();
 696                 nouveau_hw_setpll(dev, reg, &pllvals);
 697         }
 698
 699         return 0;
 700 }
 701
 702 static int dcb_entry_idx_from_crtchead(struct drm_device *dev)
 703 {
 704         struct drm_nouveau_private *dev_priv = dev->dev_private;
 705         struct nvbios *bios = &dev_priv->vbios;
 706
 707         /*
 708          * For the results of this function to be correct, CR44 must have been
 709          * set (using bios_idxprt_wr to set crtchead), CR58 set for CR57 = 0,
 710          * and the DCB table parsed, before the script calling the function is
 711          * run.  run_digital_op_script is example of how to do such setup
 712          */
 713
 714         uint8_t dcb_entry = NVReadVgaCrtc5758(dev, bios->state.crtchead, 0);
 715
 716         if (dcb_entry > bios->dcb.entries) {
 717                 NV_ERROR(dev, "CR58 doesn't have a valid DCB entry currently "
 718                                 "(%02X)\n", dcb_entry);
 719                 dcb_entry = 0x7f;       /* unused / invalid marker */
 720         }
 721
 722         return dcb_entry;
 723 }
 724
 725 static int
 726 read_dcb_i2c_entry(struct drm_device *dev, int dcb_version, uint8_t *i2ctable, int index, struct dcb_i2c_entry *i2c)
 727 {
 728         uint8_t dcb_i2c_ver = dcb_version, headerlen = 0, entry_len = 4;
 729         int i2c_entries = DCB_MAX_NUM_I2C_ENTRIES;
 730         int recordoffset = 0, rdofs = 1, wrofs = 0;
 731         uint8_t port_type = 0;
 732
 733         if (!i2ctable)
 734                 return -EINVAL;
 735
 736         if (dcb_version >= 0x30) {
 737                 if (i2ctable[0] != dcb_version) /* necessary? */
 738                         NV_WARN(dev,
 739                                 "DCB I2C table version mismatch (%02X vs %02X)\n",
 740                                 i2ctable[0], dcb_version);
 741                 dcb_i2c_ver = i2ctable[0];
 742                 headerlen = i2ctable[1];
 743                 if (i2ctable[2] <= DCB_MAX_NUM_I2C_ENTRIES)
 744                         i2c_entries = i2ctable[2];
 745                 else
 746                         NV_WARN(dev,
 747                                 "DCB I2C table has more entries than indexable "
 748                                 "(%d entries, max %d)\n", i2ctable[2],
 749                                 DCB_MAX_NUM_I2C_ENTRIES);
 750                 entry_len = i2ctable[3];
 751                 /* [4] is i2c_default_indices, read in parse_dcb_table() */
 752         }
 753         /*
 754          * It's your own fault if you call this function on a DCB 1.1 BIOS --
 755          * the test below is for DCB 1.2
 756          */
 757         if (dcb_version < 0x14) {
 758                 recordoffset = 2;
 759                 rdofs = 0;
 760                 wrofs = 1;
 761         }
 762
 763         if (index == 0xf)
 764                 return 0;
 765         if (index >= i2c_entries) {
 766                 NV_ERROR(dev, "DCB I2C index too big (%d >= %d)\n",
 767                          index, i2ctable[2]);
 768                 return -ENOENT;
 769         }
 770         if (i2ctable[headerlen + entry_len * index + 3] == 0xff) {
 771                 NV_ERROR(dev, "DCB I2C entry invalid\n");
 772                 return -EINVAL;
 773         }
 774
 775         if (dcb_i2c_ver >= 0x30) {
 776                 port_type = i2ctable[headerlen + recordoffset + 3 + entry_len * index];
 777
 778                 /*
 779                  * Fixup for chips using same address offset for read and
 780                  * write.
 781                  */
 782                 if (port_type == 4)     /* seen on C51 */
 783                         rdofs = wrofs = 1;
 784                 if (port_type >= 5)     /* G80+ */
 785                         rdofs = wrofs = 0;
 786         }
 787
 788         if (dcb_i2c_ver >= 0x40) {
 789                 if (port_type != 5 && port_type != 6)
 790                         NV_WARN(dev, "DCB I2C table has port type %d\n", port_type);
 791
 792                 i2c->entry = ROM32(i2ctable[headerlen + recordoffset + entry_len * index]);
 793         }
 794
 795         i2c->port_type = port_type;
 796         i2c->read = i2ctable[headerlen + recordoffset + rdofs + entry_len * index];
 797         i2c->write = i2ctable[headerlen + recordoffset + wrofs + entry_len * index];
 798
 799         return 0;
 800 }
 801
 802 static struct nouveau_i2c_chan *
 803 init_i2c_device_find(struct drm_device *dev, int i2c_index)
 804 {
 805         struct drm_nouveau_private *dev_priv = dev->dev_private;
 806         struct dcb_table *dcb = &dev_priv->vbios.dcb;
 807
 808         if (i2c_index == 0xff) {
 809                 /* note: dcb_entry_idx_from_crtchead needs pre-script set-up */
 810                 int idx = dcb_entry_idx_from_crtchead(dev), shift = 0;
 811                 int default_indices = dcb->i2c_default_indices;
 812
 813                 if (idx != 0x7f && dcb->entry[idx].i2c_upper_default)
 814                         shift = 4;
 815
 816                 i2c_index = (default_indices >> shift) & 0xf;
 817         }
 818         if (i2c_index == 0x80)  /* g80+ */
 819                 i2c_index = dcb->i2c_default_indices & 0xf;
 820         else
 821         if (i2c_index == 0x81)
 822                 i2c_index = (dcb->i2c_default_indices & 0xf0) >> 4;
 823
 824         if (i2c_index >= DCB_MAX_NUM_I2C_ENTRIES) {
 825                 NV_ERROR(dev, "invalid i2c_index 0x%x\n", i2c_index);
 826                 return NULL;
 827         }
 828
 829         /* Make sure i2c table entry has been parsed, it may not
 830          * have been if this is a bus not referenced by a DCB encoder
 831          */
 832         read_dcb_i2c_entry(dev, dcb->version, dcb->i2c_table,
 833                            i2c_index, &dcb->i2c[i2c_index]);
 834
 835         return nouveau_i2c_find(dev, i2c_index);
 836 }
 837
 838 static uint32_t
 839 get_tmds_index_reg(struct drm_device *dev, uint8_t mlv)
 840 {
 841         /*
 842          * For mlv < 0x80, it is an index into a table of TMDS base addresses.
 843          * For mlv == 0x80 use the "or" value of the dcb_entry indexed by
 844          * CR58 for CR57 = 0 to index a table of offsets to the basic
 845          * 0x6808b0 address.
 846          * For mlv == 0x81 use the "or" value of the dcb_entry indexed by
 847          * CR58 for CR57 = 0 to index a table of offsets to the basic
 848          * 0x6808b0 address, and then flip the offset by 8.
 849          */
 850
 851         struct drm_nouveau_private *dev_priv = dev->dev_private;
 852         struct nvbios *bios = &dev_priv->vbios;
 853         const int pramdac_offset[13] = {
 854                 0, 0, 0x8, 0, 0x2000, 0, 0, 0, 0x2008, 0, 0, 0, 0x2000 };
 855         const uint32_t pramdac_table[4] = {
 856                 0x6808b0, 0x6808b8, 0x6828b0, 0x6828b8 };
 857
 858         if (mlv >= 0x80) {
 859                 int dcb_entry, dacoffset;
 860
 861                 /* note: dcb_entry_idx_from_crtchead needs pre-script set-up */
 862                 dcb_entry = dcb_entry_idx_from_crtchead(dev);
 863                 if (dcb_entry == 0x7f)
 864                         return 0;
 865                 dacoffset = pramdac_offset[bios->dcb.entry[dcb_entry].or];
 866                 if (mlv == 0x81)
 867                         dacoffset ^= 8;
 868                 return 0x6808b0 + dacoffset;
 869         } else {
 870                 if (mlv >= ARRAY_SIZE(pramdac_table)) {
 871                         NV_ERROR(dev, "Magic Lookup Value too big (%02X)\n",
 872                                                                         mlv);
 873                         return 0;
 874                 }
 875                 return pramdac_table[mlv];
 876         }
 877 }
 878
 879 static int
 880 init_io_restrict_prog(struct nvbios *bios, uint16_t offset,
 881                       struct init_exec *iexec)
 882 {
 883         /*
 884          * INIT_IO_RESTRICT_PROG   opcode: 0x32 ('2')
 885          *
 886          * offset      (8  bit): opcode
 887          * offset + 1  (16 bit): CRTC port
 888          * offset + 3  (8  bit): CRTC index
 889          * offset + 4  (8  bit): mask
 890          * offset + 5  (8  bit): shift
 891          * offset + 6  (8  bit): count
 892          * offset + 7  (32 bit): register
 893          * offset + 11 (32 bit): configuration 1
 894          * ...
 895          *
 896          * Starting at offset + 11 there are "count" 32 bit values.
 897          * To find out which value to use read index "CRTC index" on "CRTC
 898          * port", AND this value with "mask" and then bit shift right "shift"
 899          * bits.  Read the appropriate value using this index and write to
 900          * "register"
 901          */
 902
 903         uint16_t crtcport = ROM16(bios->data[offset + 1]);
 904         uint8_t crtcindex = bios->data[offset + 3];
 905         uint8_t mask = bios->data[offset + 4];
 906         uint8_t shift = bios->data[offset + 5];
 907         uint8_t count = bios->data[offset + 6];
 908         uint32_t reg = ROM32(bios->data[offset + 7]);
 909         uint8_t config;
 910         uint32_t configval;
 911         int len = 11 + count * 4;
 912
 913         if (!iexec->execute)
 914                 return len;
 915
 916         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
 917                       "Shift: 0x%02X, Count: 0x%02X, Reg: 0x%08X\n",
 918                 offset, crtcport, crtcindex, mask, shift, count, reg);
 919
 920         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
 921         if (config > count) {
 922                 NV_ERROR(bios->dev,
 923                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
 924                          offset, config, count);
 925                 return len;
 926         }
 927
 928         configval = ROM32(bios->data[offset + 11 + config * 4]);
 929
 930         BIOSLOG(bios, "0x%04X: Writing config %02X\n", offset, config);
 931
 932         bios_wr32(bios, reg, configval);
 933
 934         return len;
 935 }
 936
 937 static int
 938 init_repeat(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
 939 {
 940         /*
 941          * INIT_REPEAT   opcode: 0x33 ('3')
 942          *
 943          * offset      (8 bit): opcode
 944          * offset + 1  (8 bit): count
 945          *
 946          * Execute script following this opcode up to INIT_REPEAT_END
 947          * "count" times
 948          */
 949
 950         uint8_t count = bios->data[offset + 1];
 951         uint8_t i;
 952
 953         /* no iexec->execute check by design */
 954
 955         BIOSLOG(bios, "0x%04X: Repeating following segment %d times\n",
 956                 offset, count);
 957
 958         iexec->repeat = true;
 959
 960         /*
 961          * count - 1, as the script block will execute once when we leave this
 962          * opcode -- this is compatible with bios behaviour as:
 963          * a) the block is always executed at least once, even if count == 0
 964          * b) the bios interpreter skips to the op following INIT_END_REPEAT,
 965          * while we don't
 966          */
 967         for (i = 0; i < count - 1; i++)
 968                 parse_init_table(bios, offset + 2, iexec);
 969
 970         iexec->repeat = false;
 971
 972         return 2;
 973 }
 974
 975 static int
 976 init_io_restrict_pll(struct nvbios *bios, uint16_t offset,
 977                      struct init_exec *iexec)
 978 {
 979         /*
 980          * INIT_IO_RESTRICT_PLL   opcode: 0x34 ('4')
 981          *
 982          * offset      (8  bit): opcode
 983          * offset + 1  (16 bit): CRTC port
 984          * offset + 3  (8  bit): CRTC index
 985          * offset + 4  (8  bit): mask
 986          * offset + 5  (8  bit): shift
 987          * offset + 6  (8  bit): IO flag condition index
 988          * offset + 7  (8  bit): count
 989          * offset + 8  (32 bit): register
 990          * offset + 12 (16 bit): frequency 1
 991          * ...
 992          *
 993          * Starting at offset + 12 there are "count" 16 bit frequencies (10kHz).
 994          * Set PLL register "register" to coefficients for frequency n,
 995          * selected by reading index "CRTC index" of "CRTC port" ANDed with
 996          * "mask" and shifted right by "shift".
 997          *
 998          * If "IO flag condition index" > 0, and condition met, double
 999          * frequency before setting it.
1000          */
1001
1002         uint16_t crtcport = ROM16(bios->data[offset + 1]);
1003         uint8_t crtcindex = bios->data[offset + 3];
1004         uint8_t mask = bios->data[offset + 4];
1005         uint8_t shift = bios->data[offset + 5];
1006         int8_t io_flag_condition_idx = bios->data[offset + 6];
1007         uint8_t count = bios->data[offset + 7];
1008         uint32_t reg = ROM32(bios->data[offset + 8]);
1009         uint8_t config;
1010         uint16_t freq;
1011         int len = 12 + count * 2;
1012
1013         if (!iexec->execute)
1014                 return len;
1015
1016         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
1017                       "Shift: 0x%02X, IO Flag Condition: 0x%02X, "
1018                       "Count: 0x%02X, Reg: 0x%08X\n",
1019                 offset, crtcport, crtcindex, mask, shift,
1020                 io_flag_condition_idx, count, reg);
1021
1022         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
1023         if (config > count) {
1024                 NV_ERROR(bios->dev,
1025                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
1026                          offset, config, count);
1027                 return len;
1028         }
1029
1030         freq = ROM16(bios->data[offset + 12 + config * 2]);
1031
1032         if (io_flag_condition_idx > 0) {
1033                 if (io_flag_condition_met(bios, offset, io_flag_condition_idx)) {
1034                         BIOSLOG(bios, "0x%04X: Condition fulfilled -- "
1035                                       "frequency doubled\n", offset);
1036                         freq *= 2;
1037                 } else
1038                         BIOSLOG(bios, "0x%04X: Condition not fulfilled -- "
1039                                       "frequency unchanged\n", offset);
1040         }
1041
1042         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Config: 0x%02X, Freq: %d0kHz\n",
1043                 offset, reg, config, freq);
1044
1045         setPLL(bios, reg, freq * 10);
1046
1047         return len;
1048 }
1049
1050 static int
1051 init_end_repeat(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1052 {
1053         /*
1054          * INIT_END_REPEAT   opcode: 0x36 ('6')
1055          *
1056          * offset      (8 bit): opcode
1057          *
1058          * Marks the end of the block for INIT_REPEAT to repeat
1059          */
1060
1061         /* no iexec->execute check by design */
1062
1063         /*
1064          * iexec->repeat flag necessary to go past INIT_END_REPEAT opcode when
1065          * we're not in repeat mode
1066          */
1067         if (iexec->repeat)
1068                 return 0;
1069
1070         return 1;
1071 }
1072
1073 static int
1074 init_copy(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1075 {
1076         /*
1077          * INIT_COPY   opcode: 0x37 ('7')
1078          *
1079          * offset      (8  bit): opcode
1080          * offset + 1  (32 bit): register
1081          * offset + 5  (8  bit): shift
1082          * offset + 6  (8  bit): srcmask
1083          * offset + 7  (16 bit): CRTC port
1084          * offset + 9  (8 bit): CRTC index
1085          * offset + 10  (8 bit): mask
1086          *
1087          * Read index "CRTC index" on "CRTC port", AND with "mask", OR with
1088          * (REGVAL("register") >> "shift" & "srcmask") and write-back to CRTC
1089          * port
1090          */
1091
1092         uint32_t reg = ROM32(bios->data[offset + 1]);
1093         uint8_t shift = bios->data[offset + 5];
1094         uint8_t srcmask = bios->data[offset + 6];
1095         uint16_t crtcport = ROM16(bios->data[offset + 7]);
1096         uint8_t crtcindex = bios->data[offset + 9];
1097         uint8_t mask = bios->data[offset + 10];
1098         uint32_t data;
1099         uint8_t crtcdata;
1100
1101         if (!iexec->execute)
1102                 return 11;
1103
1104         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Shift: 0x%02X, SrcMask: 0x%02X, "
1105                       "Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X\n",
1106                 offset, reg, shift, srcmask, crtcport, crtcindex, mask);
1107
1108         data = bios_rd32(bios, reg);
1109
1110         if (shift < 0x80)
1111                 data >>= shift;
1112         else
1113                 data <<= (0x100 - shift);
1114
1115         data &= srcmask;
1116
1117         crtcdata  = bios_idxprt_rd(bios, crtcport, crtcindex) & mask;
1118         crtcdata |= (uint8_t)data;
1119         bios_idxprt_wr(bios, crtcport, crtcindex, crtcdata);
1120
1121         return 11;
1122 }
1123
1124 static int
1125 init_not(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1126 {
1127         /*
1128          * INIT_NOT   opcode: 0x38 ('8')
1129          *
1130          * offset      (8  bit): opcode
1131          *
1132          * Invert the current execute / no-execute condition (i.e. "else")
1133          */
1134         if (iexec->execute)
1135                 BIOSLOG(bios, "0x%04X: ------ Skipping following commands  ------\n", offset);
1136         else
1137                 BIOSLOG(bios, "0x%04X: ------ Executing following commands ------\n", offset);
1138
1139         iexec->execute = !iexec->execute;
1140         return 1;
1141 }
1142
1143 static int
1144 init_io_flag_condition(struct nvbios *bios, uint16_t offset,
1145                        struct init_exec *iexec)
1146 {
1147         /*
1148          * INIT_IO_FLAG_CONDITION   opcode: 0x39 ('9')
1149          *
1150          * offset      (8 bit): opcode
1151          * offset + 1  (8 bit): condition number
1152          *
1153          * Check condition "condition number" in the IO flag condition table.
1154          * If condition not met skip subsequent opcodes until condition is
1155          * inverted (INIT_NOT), or we hit INIT_RESUME
1156          */
1157
1158         uint8_t cond = bios->data[offset + 1];
1159
1160         if (!iexec->execute)
1161                 return 2;
1162
1163         if (io_flag_condition_met(bios, offset, cond))
1164                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
1165         else {
1166                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
1167                 iexec->execute = false;
1168         }
1169
1170         return 2;
1171 }
1172
1173 static int
1174 init_dp_condition(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1175 {
1176         /*
1177          * INIT_DP_CONDITION   opcode: 0x3A ('')
1178          *
1179          * offset      (8 bit): opcode
1180          * offset + 1  (8 bit): "sub" opcode
1181          * offset + 2  (8 bit): unknown
1182          *
1183          */
1184
1185         struct bit_displayport_encoder_table *dpe = NULL;
1186         struct dcb_entry *dcb = bios->display.output;
1187         struct drm_device *dev = bios->dev;
1188         uint8_t cond = bios->data[offset + 1];
1189         int dummy;
1190
1191         BIOSLOG(bios, "0x%04X: subop 0x%02X\n", offset, cond);
1192
1193         if (!iexec->execute)
1194                 return 3;
1195
1196         dpe = nouveau_bios_dp_table(dev, dcb, &dummy);
1197         if (!dpe) {
1198                 NV_ERROR(dev, "0x%04X: INIT_3A: no encoder table!!\n", offset);
1199                 return 3;
1200         }
1201
1202         switch (cond) {
1203         case 0:
1204         {
1205                 struct dcb_connector_table_entry *ent =
1206                         &bios->dcb.connector.entry[dcb->connector];
1207
1208                 if (ent->type != DCB_CONNECTOR_eDP)
1209                         iexec->execute = false;
1210         }
1211                 break;
1212         case 1:
1213         case 2:
1214                 if (!(dpe->unknown & cond))
1215                         iexec->execute = false;
1216                 break;
1217         case 5:
1218         {
1219                 struct nouveau_i2c_chan *auxch;
1220                 int ret;
1221
1222                 auxch = nouveau_i2c_find(dev, bios->display.output->i2c_index);
1223                 if (!auxch) {
1224                         NV_ERROR(dev, "0x%04X: couldn't get auxch\n", offset);
1225                         return 3;
1226                 }
1227
1228                 ret = nouveau_dp_auxch(auxch, 9, 0xd, &cond, 1);
1229                 if (ret) {
1230                         NV_ERROR(dev, "0x%04X: auxch rd fail: %d\n", offset, ret);
1231                         return 3;
1232                 }
1233
1234                 if (cond & 1)
1235                         iexec->execute = false;
1236         }
1237                 break;
1238         default:
1239                 NV_WARN(dev, "0x%04X: unknown INIT_3A op: %d\n", offset, cond);
1240                 break;
1241         }
1242
1243         if (iexec->execute)
1244                 BIOSLOG(bios, "0x%04X: continuing to execute\n", offset);
1245         else
1246                 BIOSLOG(bios, "0x%04X: skipping following commands\n", offset);
1247
1248         return 3;
1249 }
1250
1251 static int
1252 init_op_3b(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1253 {
1254         /*
1255          * INIT_3B   opcode: 0x3B ('')
1256          *
1257          * offset      (8 bit): opcode
1258          * offset + 1  (8 bit): crtc index
1259          *
1260          */
1261
1262         uint8_t or = ffs(bios->display.output->or) - 1;
1263         uint8_t index = bios->data[offset + 1];
1264         uint8_t data;
1265
1266         if (!iexec->execute)
1267                 return 2;
1268
1269         data = bios_idxprt_rd(bios, 0x3d4, index);
1270         bios_idxprt_wr(bios, 0x3d4, index, data & ~(1 << or));
1271         return 2;
1272 }
1273
1274 static int
1275 init_op_3c(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1276 {
1277         /*
1278          * INIT_3C   opcode: 0x3C ('')
1279          *
1280          * offset      (8 bit): opcode
1281          * offset + 1  (8 bit): crtc index
1282          *
1283          */
1284
1285         uint8_t or = ffs(bios->display.output->or) - 1;
1286         uint8_t index = bios->data[offset + 1];
1287         uint8_t data;
1288
1289         if (!iexec->execute)
1290                 return 2;
1291
1292         data = bios_idxprt_rd(bios, 0x3d4, index);
1293         bios_idxprt_wr(bios, 0x3d4, index, data | (1 << or));
1294         return 2;
1295 }
1296
1297 static int
1298 init_idx_addr_latched(struct nvbios *bios, uint16_t offset,
1299                       struct init_exec *iexec)
1300 {
1301         /*
1302          * INIT_INDEX_ADDRESS_LATCHED   opcode: 0x49 ('I')
1303          *
1304          * offset      (8  bit): opcode
1305          * offset + 1  (32 bit): control register
1306          * offset + 5  (32 bit): data register
1307          * offset + 9  (32 bit): mask
1308          * offset + 13 (32 bit): data
1309          * offset + 17 (8  bit): count
1310          * offset + 18 (8  bit): address 1
1311          * offset + 19 (8  bit): data 1
1312          * ...
1313          *
1314          * For each of "count" address and data pairs, write "data n" to
1315          * "data register", read the current value of "control register",
1316          * and write it back once ANDed with "mask", ORed with "data",
1317          * and ORed with "address n"
1318          */
1319
1320         uint32_t controlreg = ROM32(bios->data[offset + 1]);
1321         uint32_t datareg = ROM32(bios->data[offset + 5]);
1322         uint32_t mask = ROM32(bios->data[offset + 9]);
1323         uint32_t data = ROM32(bios->data[offset + 13]);
1324         uint8_t count = bios->data[offset + 17];
1325         int len = 18 + count * 2;
1326         uint32_t value;
1327         int i;
1328
1329         if (!iexec->execute)
1330                 return len;
1331
1332         BIOSLOG(bios, "0x%04X: ControlReg: 0x%08X, DataReg: 0x%08X, "
1333                       "Mask: 0x%08X, Data: 0x%08X, Count: 0x%02X\n",
1334                 offset, controlreg, datareg, mask, data, count);
1335
1336         for (i = 0; i < count; i++) {
1337                 uint8_t instaddress = bios->data[offset + 18 + i * 2];
1338                 uint8_t instdata = bios->data[offset + 19 + i * 2];
1339
1340                 BIOSLOG(bios, "0x%04X: Address: 0x%02X, Data: 0x%02X\n",
1341                         offset, instaddress, instdata);
1342
1343                 bios_wr32(bios, datareg, instdata);
1344                 value  = bios_rd32(bios, controlreg) & mask;
1345                 value |= data;
1346                 value |= instaddress;
1347                 bios_wr32(bios, controlreg, value);
1348         }
1349
1350         return len;
1351 }
1352
1353 static int
1354 init_io_restrict_pll2(struct nvbios *bios, uint16_t offset,
1355                       struct init_exec *iexec)
1356 {
1357         /*
1358          * INIT_IO_RESTRICT_PLL2   opcode: 0x4A ('J')
1359          *
1360          * offset      (8  bit): opcode
1361          * offset + 1  (16 bit): CRTC port
1362          * offset + 3  (8  bit): CRTC index
1363          * offset + 4  (8  bit): mask
1364          * offset + 5  (8  bit): shift
1365          * offset + 6  (8  bit): count
1366          * offset + 7  (32 bit): register
1367          * offset + 11 (32 bit): frequency 1
1368          * ...
1369          *
1370          * Starting at offset + 11 there are "count" 32 bit frequencies (kHz).
1371          * Set PLL register "register" to coefficients for frequency n,
1372          * selected by reading index "CRTC index" of "CRTC port" ANDed with
1373          * "mask" and shifted right by "shift".
1374          */
1375
1376         uint16_t crtcport = ROM16(bios->data[offset + 1]);
1377         uint8_t crtcindex = bios->data[offset + 3];
1378         uint8_t mask = bios->data[offset + 4];
1379         uint8_t shift = bios->data[offset + 5];
1380         uint8_t count = bios->data[offset + 6];
1381         uint32_t reg = ROM32(bios->data[offset + 7]);
1382         int len = 11 + count * 4;
1383         uint8_t config;
1384         uint32_t freq;
1385
1386         if (!iexec->execute)
1387                 return len;
1388
1389         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
1390                       "Shift: 0x%02X, Count: 0x%02X, Reg: 0x%08X\n",
1391                 offset, crtcport, crtcindex, mask, shift, count, reg);
1392
1393         if (!reg)
1394                 return len;
1395
1396         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
1397         if (config > count) {
1398                 NV_ERROR(bios->dev,
1399                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
1400                          offset, config, count);
1401                 return len;
1402         }
1403
1404         freq = ROM32(bios->data[offset + 11 + config * 4]);
1405
1406         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Config: 0x%02X, Freq: %dkHz\n",
1407                 offset, reg, config, freq);
1408
1409         setPLL(bios, reg, freq);
1410
1411         return len;
1412 }
1413
1414 static int
1415 init_pll2(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1416 {
1417         /*
1418          * INIT_PLL2   opcode: 0x4B ('K')
1419          *
1420          * offset      (8  bit): opcode
1421          * offset + 1  (32 bit): register
1422          * offset + 5  (32 bit): freq
1423          *
1424          * Set PLL register "register" to coefficients for frequency "freq"
1425          */
1426
1427         uint32_t reg = ROM32(bios->data[offset + 1]);
1428         uint32_t freq = ROM32(bios->data[offset + 5]);
1429
1430         if (!iexec->execute)
1431                 return 9;
1432
1433         BIOSLOG(bios, "0x%04X: Reg: 0x%04X, Freq: %dkHz\n",
1434                 offset, reg, freq);
1435
1436         setPLL(bios, reg, freq);
1437         return 9;
1438 }
1439
1440 static int
1441 init_i2c_byte(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1442 {
1443         /*
1444          * INIT_I2C_BYTE   opcode: 0x4C ('L')
1445          *
1446          * offset      (8 bit): opcode
1447          * offset + 1  (8 bit): DCB I2C table entry index
1448          * offset + 2  (8 bit): I2C slave address
1449          * offset + 3  (8 bit): count
1450          * offset + 4  (8 bit): I2C register 1
1451          * offset + 5  (8 bit): mask 1
1452          * offset + 6  (8 bit): data 1
1453          * ...
1454          *
1455          * For each of "count" registers given by "I2C register n" on the device
1456          * addressed by "I2C slave address" on the I2C bus given by
1457          * "DCB I2C table entry index", read the register, AND the result with
1458          * "mask n" and OR it with "data n" before writing it back to the device
1459          */
1460
1461         struct drm_device *dev = bios->dev;
1462         uint8_t i2c_index = bios->data[offset + 1];
1463         uint8_t i2c_address = bios->data[offset + 2] >> 1;
1464         uint8_t count = bios->data[offset + 3];
1465         struct nouveau_i2c_chan *chan;
1466         int len = 4 + count * 3;
1467         int ret, i;
1468
1469         if (!iexec->execute)
1470                 return len;
1471
1472         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1473                       "Count: 0x%02X\n",
1474                 offset, i2c_index, i2c_address, count);
1475
1476         chan = init_i2c_device_find(dev, i2c_index);
1477         if (!chan) {
1478                 NV_ERROR(dev, "0x%04X: i2c bus not found\n", offset);
1479                 return len;
1480         }
1481
1482         for (i = 0; i < count; i++) {
1483                 uint8_t reg = bios->data[offset + 4 + i * 3];
1484                 uint8_t mask = bios->data[offset + 5 + i * 3];
1485                 uint8_t data = bios->data[offset + 6 + i * 3];
1486                 union i2c_smbus_data val;
1487
1488                 ret = i2c_smbus_xfer(&chan->adapter, i2c_address, 0,
1489                                      I2C_SMBUS_READ, reg,
1490                                      I2C_SMBUS_BYTE_DATA, &val);
1491                 if (ret < 0) {
1492                         NV_ERROR(dev, "0x%04X: i2c rd fail: %d\n", offset, ret);
1493                         return len;
1494                 }
1495
1496                 BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Value: 0x%02X, "
1497                               "Mask: 0x%02X, Data: 0x%02X\n",
1498                         offset, reg, val.byte, mask, data);
1499
1500                 if (!bios->execute)
1501                         continue;
1502
1503                 val.byte &= mask;
1504                 val.byte |= data;
1505                 ret = i2c_smbus_xfer(&chan->adapter, i2c_address, 0,
1506                                      I2C_SMBUS_WRITE, reg,
1507                                      I2C_SMBUS_BYTE_DATA, &val);
1508                 if (ret < 0) {
1509                         NV_ERROR(dev, "0x%04X: i2c wr fail: %d\n", offset, ret);
1510                         return len;
1511                 }
1512         }
1513
1514         return len;
1515 }
1516
1517 static int
1518 init_zm_i2c_byte(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1519 {
1520         /*
1521          * INIT_ZM_I2C_BYTE   opcode: 0x4D ('M')
1522          *
1523          * offset      (8 bit): opcode
1524          * offset + 1  (8 bit): DCB I2C table entry index
1525          * offset + 2  (8 bit): I2C slave address
1526          * offset + 3  (8 bit): count
1527          * offset + 4  (8 bit): I2C register 1
1528          * offset + 5  (8 bit): data 1
1529          * ...
1530          *
1531          * For each of "count" registers given by "I2C register n" on the device
1532          * addressed by "I2C slave address" on the I2C bus given by
1533          * "DCB I2C table entry index", set the register to "data n"
1534          */
1535
1536         struct drm_device *dev = bios->dev;
1537         uint8_t i2c_index = bios->data[offset + 1];
1538         uint8_t i2c_address = bios->data[offset + 2] >> 1;
1539         uint8_t count = bios->data[offset + 3];
1540         struct nouveau_i2c_chan *chan;
1541         int len = 4 + count * 2;
1542         int ret, i;
1543
1544         if (!iexec->execute)
1545                 return len;
1546
1547         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1548                       "Count: 0x%02X\n",
1549                 offset, i2c_index, i2c_address, count);
1550
1551         chan = init_i2c_device_find(dev, i2c_index);
1552         if (!chan) {
1553                 NV_ERROR(dev, "0x%04X: i2c bus not found\n", offset);
1554                 return len;
1555         }
1556
1557         for (i = 0; i < count; i++) {
1558                 uint8_t reg = bios->data[offset + 4 + i * 2];
1559                 union i2c_smbus_data val;
1560
1561                 val.byte = bios->data[offset + 5 + i * 2];
1562
1563                 BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Data: 0x%02X\n",
1564                         offset, reg, val.byte);
1565
1566                 if (!bios->execute)
1567                         continue;
1568
1569                 ret = i2c_smbus_xfer(&chan->adapter, i2c_address, 0,
1570                                      I2C_SMBUS_WRITE, reg,
1571                                      I2C_SMBUS_BYTE_DATA, &val);
1572                 if (ret < 0) {
1573                         NV_ERROR(dev, "0x%04X: i2c wr fail: %d\n", offset, ret);
1574                         return len;
1575                 }
1576         }
1577
1578         return len;
1579 }
1580
1581 static int
1582 init_zm_i2c(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1583 {
1584         /*
1585          * INIT_ZM_I2C   opcode: 0x4E ('N')
1586          *
1587          * offset      (8 bit): opcode
1588          * offset + 1  (8 bit): DCB I2C table entry index
1589          * offset + 2  (8 bit): I2C slave address
1590          * offset + 3  (8 bit): count
1591          * offset + 4  (8 bit): data 1
1592          * ...
1593          *
1594          * Send "count" bytes ("data n") to the device addressed by "I2C slave
1595          * address" on the I2C bus given by "DCB I2C table entry index"
1596          */
1597
1598         struct drm_device *dev = bios->dev;
1599         uint8_t i2c_index = bios->data[offset + 1];
1600         uint8_t i2c_address = bios->data[offset + 2] >> 1;
1601         uint8_t count = bios->data[offset + 3];
1602         int len = 4 + count;
1603         struct nouveau_i2c_chan *chan;
1604         struct i2c_msg msg;
1605         uint8_t data[256];
1606         int ret, i;
1607
1608         if (!iexec->execute)
1609                 return len;
1610
1611         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1612                       "Count: 0x%02X\n",
1613                 offset, i2c_index, i2c_address, count);
1614
1615         chan = init_i2c_device_find(dev, i2c_index);
1616         if (!chan) {
1617                 NV_ERROR(dev, "0x%04X: i2c bus not found\n", offset);
1618                 return len;
1619         }
1620
1621         for (i = 0; i < count; i++) {
1622                 data[i] = bios->data[offset + 4 + i];
1623
1624                 BIOSLOG(bios, "0x%04X: Data: 0x%02X\n", offset, data[i]);
1625         }
1626
1627         if (bios->execute) {
1628                 msg.addr = i2c_address;
1629                 msg.flags = 0;
1630                 msg.len = count;
1631                 msg.buf = data;
1632                 ret = i2c_transfer(&chan->adapter, &msg, 1);
1633                 if (ret != 1) {
1634                         NV_ERROR(dev, "0x%04X: i2c wr fail: %d\n", offset, ret);
1635                         return len;
1636                 }
1637         }
1638
1639         return len;
1640 }
1641
1642 static int
1643 init_tmds(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1644 {
1645         /*
1646          * INIT_TMDS   opcode: 0x4F ('O')       (non-canon name)
1647          *
1648          * offset      (8 bit): opcode
1649          * offset + 1  (8 bit): magic lookup value
1650          * offset + 2  (8 bit): TMDS address
1651          * offset + 3  (8 bit): mask
1652          * offset + 4  (8 bit): data
1653          *
1654          * Read the data reg for TMDS address "TMDS address", AND it with mask
1655          * and OR it with data, then write it back
1656          * "magic lookup value" determines which TMDS base address register is
1657          * used -- see get_tmds_index_reg()
1658          */
1659
1660         struct drm_device *dev = bios->dev;
1661         uint8_t mlv = bios->data[offset + 1];
1662         uint32_t tmdsaddr = bios->data[offset + 2];
1663         uint8_t mask = bios->data[offset + 3];
1664         uint8_t data = bios->data[offset + 4];
1665         uint32_t reg, value;
1666
1667         if (!iexec->execute)
1668                 return 5;
1669
1670         BIOSLOG(bios, "0x%04X: MagicLookupValue: 0x%02X, TMDSAddr: 0x%02X, "
1671                       "Mask: 0x%02X, Data: 0x%02X\n",
1672                 offset, mlv, tmdsaddr, mask, data);
1673
1674         reg = get_tmds_index_reg(bios->dev, mlv);
1675         if (!reg) {
1676                 NV_ERROR(dev, "0x%04X: no tmds_index_reg\n", offset);
1677                 return 5;
1678         }
1679
1680         bios_wr32(bios, reg,
1681                   tmdsaddr | NV_PRAMDAC_FP_TMDS_CONTROL_WRITE_DISABLE);
1682         value = (bios_rd32(bios, reg + 4) & mask) | data;
1683         bios_wr32(bios, reg + 4, value);
1684         bios_wr32(bios, reg, tmdsaddr);
1685
1686         return 5;
1687 }
1688
1689 static int
1690 init_zm_tmds_group(struct nvbios *bios, uint16_t offset,
1691                    struct init_exec *iexec)
1692 {
1693         /*
1694          * INIT_ZM_TMDS_GROUP   opcode: 0x50 ('P')      (non-canon name)
1695          *
1696          * offset      (8 bit): opcode
1697          * offset + 1  (8 bit): magic lookup value
1698          * offset + 2  (8 bit): count
1699          * offset + 3  (8 bit): addr 1
1700          * offset + 4  (8 bit): data 1
1701          * ...
1702          *
1703          * For each of "count" TMDS address and data pairs write "data n" to
1704          * "addr n".  "magic lookup value" determines which TMDS base address
1705          * register is used -- see get_tmds_index_reg()
1706          */
1707
1708         struct drm_device *dev = bios->dev;
1709         uint8_t mlv = bios->data[offset + 1];
1710         uint8_t count = bios->data[offset + 2];
1711         int len = 3 + count * 2;
1712         uint32_t reg;
1713         int i;
1714
1715         if (!iexec->execute)
1716                 return len;
1717
1718         BIOSLOG(bios, "0x%04X: MagicLookupValue: 0x%02X, Count: 0x%02X\n",
1719                 offset, mlv, count);
1720
1721         reg = get_tmds_index_reg(bios->dev, mlv);
1722         if (!reg) {
1723                 NV_ERROR(dev, "0x%04X: no tmds_index_reg\n", offset);
1724                 return len;
1725         }
1726
1727         for (i = 0; i < count; i++) {
1728                 uint8_t tmdsaddr = bios->data[offset + 3 + i * 2];
1729                 uint8_t tmdsdata = bios->data[offset + 4 + i * 2];
1730
1731                 bios_wr32(bios, reg + 4, tmdsdata);
1732                 bios_wr32(bios, reg, tmdsaddr);
1733         }
1734
1735         return len;
1736 }
1737
1738 static int
1739 init_cr_idx_adr_latch(struct nvbios *bios, uint16_t offset,
1740                       struct init_exec *iexec)
1741 {
1742         /*
1743          * INIT_CR_INDEX_ADDRESS_LATCHED   opcode: 0x51 ('Q')
1744          *
1745          * offset      (8 bit): opcode
1746          * offset + 1  (8 bit): CRTC index1
1747          * offset + 2  (8 bit): CRTC index2
1748          * offset + 3  (8 bit): baseaddr
1749          * offset + 4  (8 bit): count
1750          * offset + 5  (8 bit): data 1
1751          * ...
1752          *
1753          * For each of "count" address and data pairs, write "baseaddr + n" to
1754          * "CRTC index1" and "data n" to "CRTC index2"
1755          * Once complete, restore initial value read from "CRTC index1"
1756          */
1757         uint8_t crtcindex1 = bios->data[offset + 1];
1758         uint8_t crtcindex2 = bios->data[offset + 2];
1759         uint8_t baseaddr = bios->data[offset + 3];
1760         uint8_t count = bios->data[offset + 4];
1761         int len = 5 + count;
1762         uint8_t oldaddr, data;
1763         int i;
1764
1765         if (!iexec->execute)
1766                 return len;
1767
1768         BIOSLOG(bios, "0x%04X: Index1: 0x%02X, Index2: 0x%02X, "
1769                       "BaseAddr: 0x%02X, Count: 0x%02X\n",
1770                 offset, crtcindex1, crtcindex2, baseaddr, count);
1771
1772         oldaddr = bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, crtcindex1);
1773
1774         for (i = 0; i < count; i++) {
1775                 bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex1,
1776                                      baseaddr + i);
1777                 data = bios->data[offset + 5 + i];
1778                 bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex2, data);
1779         }
1780
1781         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex1, oldaddr);
1782
1783         return len;
1784 }
1785
1786 static int
1787 init_cr(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1788 {
1789         /*
1790          * INIT_CR   opcode: 0x52 ('R')
1791          *
1792          * offset      (8  bit): opcode
1793          * offset + 1  (8  bit): CRTC index
1794          * offset + 2  (8  bit): mask
1795          * offset + 3  (8  bit): data
1796          *
1797          * Assign the value of at "CRTC index" ANDed with mask and ORed with
1798          * data back to "CRTC index"
1799          */
1800
1801         uint8_t crtcindex = bios->data[offset + 1];
1802         uint8_t mask = bios->data[offset + 2];
1803         uint8_t data = bios->data[offset + 3];
1804         uint8_t value;
1805
1806         if (!iexec->execute)
1807                 return 4;
1808
1809         BIOSLOG(bios, "0x%04X: Index: 0x%02X, Mask: 0x%02X, Data: 0x%02X\n",
1810                 offset, crtcindex, mask, data);
1811
1812         value  = bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, crtcindex) & mask;
1813         value |= data;
1814         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex, value);
1815
1816         return 4;
1817 }
1818
1819 static int
1820 init_zm_cr(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1821 {
1822         /*
1823          * INIT_ZM_CR   opcode: 0x53 ('S')
1824          *
1825          * offset      (8 bit): opcode
1826          * offset + 1  (8 bit): CRTC index
1827          * offset + 2  (8 bit): value
1828          *
1829          * Assign "value" to CRTC register with index "CRTC index".
1830          */
1831
1832         uint8_t crtcindex = ROM32(bios->data[offset + 1]);
1833         uint8_t data = bios->data[offset + 2];
1834
1835         if (!iexec->execute)
1836                 return 3;
1837
1838         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex, data);
1839
1840         return 3;
1841 }
1842
1843 static int
1844 init_zm_cr_group(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1845 {
1846         /*
1847          * INIT_ZM_CR_GROUP   opcode: 0x54 ('T')
1848          *
1849          * offset      (8 bit): opcode
1850          * offset + 1  (8 bit): count
1851          * offset + 2  (8 bit): CRTC index 1
1852          * offset + 3  (8 bit): value 1
1853          * ...
1854          *
1855          * For "count", assign "value n" to CRTC register with index
1856          * "CRTC index n".
1857          */
1858
1859         uint8_t count = bios->data[offset + 1];
1860         int len = 2 + count * 2;
1861         int i;
1862
1863         if (!iexec->execute)
1864                 return len;
1865
1866         for (i = 0; i < count; i++)
1867                 init_zm_cr(bios, offset + 2 + 2 * i - 1, iexec);
1868
1869         return len;
1870 }
1871
1872 static int
1873 init_condition_time(struct nvbios *bios, uint16_t offset,
1874                     struct init_exec *iexec)
1875 {
1876         /*
1877          * INIT_CONDITION_TIME   opcode: 0x56 ('V')
1878          *
1879          * offset      (8 bit): opcode
1880          * offset + 1  (8 bit): condition number
1881          * offset + 2  (8 bit): retries / 50
1882          *
1883          * Check condition "condition number" in the condition table.
1884          * Bios code then sleeps for 2ms if the condition is not met, and
1885          * repeats up to "retries" times, but on one C51 this has proved
1886          * insufficient.  In mmiotraces the driver sleeps for 20ms, so we do
1887          * this, and bail after "retries" times, or 2s, whichever is less.
1888          * If still not met after retries, clear execution flag for this table.
1889          */
1890
1891         uint8_t cond = bios->data[offset + 1];
1892         uint16_t retries = bios->data[offset + 2] * 50;
1893         unsigned cnt;
1894
1895         if (!iexec->execute)
1896                 return 3;
1897
1898         if (retries > 100)
1899                 retries = 100;
1900
1901         BIOSLOG(bios, "0x%04X: Condition: 0x%02X, Retries: 0x%02X\n",
1902                 offset, cond, retries);
1903
1904         if (!bios->execute) /* avoid 2s delays when "faking" execution */
1905                 retries = 1;
1906
1907         for (cnt = 0; cnt < retries; cnt++) {
1908                 if (bios_condition_met(bios, offset, cond)) {
1909                         BIOSLOG(bios, "0x%04X: Condition met, continuing\n",
1910                                                                 offset);
1911                         break;
1912                 } else {
1913                         BIOSLOG(bios, "0x%04X: "
1914                                 "Condition not met, sleeping for 20ms\n",
1915                                                                 offset);
1916                         msleep(20);
1917                 }
1918         }
1919
1920         if (!bios_condition_met(bios, offset, cond)) {
1921                 NV_WARN(bios->dev,
1922                         "0x%04X: Condition still not met after %dms, "
1923                         "skipping following opcodes\n", offset, 20 * retries);
1924                 iexec->execute = false;
1925         }
1926
1927         return 3;
1928 }
1929
1930 static int
1931 init_ltime(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1932 {
1933         /*
1934          * INIT_LTIME   opcode: 0x57 ('V')
1935          *
1936          * offset      (8  bit): opcode
1937          * offset + 1  (16 bit): time
1938          *
1939          * Sleep for "time" miliseconds.
1940          */
1941
1942         unsigned time = ROM16(bios->data[offset + 1]);
1943
1944         if (!iexec->execute)
1945                 return 3;
1946
1947         BIOSLOG(bios, "0x%04X: Sleeping for 0x%04X miliseconds\n",
1948                 offset, time);
1949
1950         msleep(time);
1951
1952         return 3;
1953 }
1954
1955 static int
1956 init_zm_reg_sequence(struct nvbios *bios, uint16_t offset,
1957                      struct init_exec *iexec)
1958 {
1959         /*
1960          * INIT_ZM_REG_SEQUENCE   opcode: 0x58 ('X')
1961          *
1962          * offset      (8  bit): opcode
1963          * offset + 1  (32 bit): base register
1964          * offset + 5  (8  bit): count
1965          * offset + 6  (32 bit): value 1
1966          * ...
1967          *
1968          * Starting at offset + 6 there are "count" 32 bit values.
1969          * For "count" iterations set "base register" + 4 * current_iteration
1970          * to "value current_iteration"
1971          */
1972
1973         uint32_t basereg = ROM32(bios->data[offset + 1]);
1974         uint32_t count = bios->data[offset + 5];
1975         int len = 6 + count * 4;
1976         int i;
1977
1978         if (!iexec->execute)
1979                 return len;
1980
1981         BIOSLOG(bios, "0x%04X: BaseReg: 0x%08X, Count: 0x%02X\n",
1982                 offset, basereg, count);
1983
1984         for (i = 0; i < count; i++) {
1985                 uint32_t reg = basereg + i * 4;
1986                 uint32_t data = ROM32(bios->data[offset + 6 + i * 4]);
1987
1988                 bios_wr32(bios, reg, data);
1989         }
1990
1991         return len;
1992 }
1993
1994 static int
1995 init_sub_direct(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1996 {
1997         /*
1998          * INIT_SUB_DIRECT   opcode: 0x5B ('[')
1999          *
2000          * offset      (8  bit): opcode
2001          * offset + 1  (16 bit): subroutine offset (in bios)
2002          *
2003          * Calls a subroutine that will execute commands until INIT_DONE
2004          * is found.
2005          */
2006
2007         uint16_t sub_offset = ROM16(bios->data[offset + 1]);
2008
2009         if (!iexec->execute)
2010                 return 3;
2011
2012         BIOSLOG(bios, "0x%04X: Executing subroutine at 0x%04X\n",
2013                 offset, sub_offset);
2014
2015         parse_init_table(bios, sub_offset, iexec);
2016
2017         BIOSLOG(bios, "0x%04X: End of 0x%04X subroutine\n", offset, sub_offset);
2018
2019         return 3;
2020 }
2021
2022 static int
2023 init_i2c_if(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2024 {
2025         /*
2026          * INIT_I2C_IF   opcode: 0x5E ('^')
2027          *
2028          * offset      (8 bit): opcode
2029          * offset + 1  (8 bit): DCB I2C table entry index
2030          * offset + 2  (8 bit): I2C slave address
2031          * offset + 3  (8 bit): I2C register
2032          * offset + 4  (8 bit): mask
2033          * offset + 5  (8 bit): data
2034          *
2035          * Read the register given by "I2C register" on the device addressed
2036          * by "I2C slave address" on the I2C bus given by "DCB I2C table
2037          * entry index". Compare the result AND "mask" to "data".
2038          * If they're not equal, skip subsequent opcodes until condition is
2039          * inverted (INIT_NOT), or we hit INIT_RESUME
2040          */
2041
2042         uint8_t i2c_index = bios->data[offset + 1];
2043         uint8_t i2c_address = bios->data[offset + 2] >> 1;
2044         uint8_t reg = bios->data[offset + 3];
2045         uint8_t mask = bios->data[offset + 4];
2046         uint8_t data = bios->data[offset + 5];
2047         struct nouveau_i2c_chan *chan;
2048         union i2c_smbus_data val;
2049         int ret;
2050
2051         /* no execute check by design */
2052
2053         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X\n",
2054                 offset, i2c_index, i2c_address);
2055
2056         chan = init_i2c_device_find(bios->dev, i2c_index);
2057         if (!chan)
2058                 return -ENODEV;
2059
2060         ret = i2c_smbus_xfer(&chan->adapter, i2c_address, 0,
2061                              I2C_SMBUS_READ, reg,
2062                              I2C_SMBUS_BYTE_DATA, &val);
2063         if (ret < 0) {
2064                 BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Value: [no device], "
2065                               "Mask: 0x%02X, Data: 0x%02X\n",
2066                         offset, reg, mask, data);
2067                 iexec->execute = 0;
2068                 return 6;
2069         }
2070
2071         BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Value: 0x%02X, "
2072                       "Mask: 0x%02X, Data: 0x%02X\n",
2073                 offset, reg, val.byte, mask, data);
2074
2075         iexec->execute = ((val.byte & mask) == data);
2076
2077         return 6;
2078 }
2079
2080 static int
2081 init_copy_nv_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2082 {
2083         /*
2084          * INIT_COPY_NV_REG   opcode: 0x5F ('_')
2085          *
2086          * offset      (8  bit): opcode
2087          * offset + 1  (32 bit): src reg
2088          * offset + 5  (8  bit): shift
2089          * offset + 6  (32 bit): src mask
2090          * offset + 10 (32 bit): xor
2091          * offset + 14 (32 bit): dst reg
2092          * offset + 18 (32 bit): dst mask
2093          *
2094          * Shift REGVAL("src reg") right by (signed) "shift", AND result with
2095          * "src mask", then XOR with "xor". Write this OR'd with
2096          * (REGVAL("dst reg") AND'd with "dst mask") to "dst reg"
2097          */
2098
2099         uint32_t srcreg = *((uint32_t *)(&bios->data[offset + 1]));
2100         uint8_t shift = bios->data[offset + 5];
2101         uint32_t srcmask = *((uint32_t *)(&bios->data[offset + 6]));
2102         uint32_t xor = *((uint32_t *)(&bios->data[offset + 10]));
2103         uint32_t dstreg = *((uint32_t *)(&bios->data[offset + 14]));
2104         uint32_t dstmask = *((uint32_t *)(&bios->data[offset + 18]));
2105         uint32_t srcvalue, dstvalue;
2106
2107         if (!iexec->execute)
2108                 return 22;
2109
2110         BIOSLOG(bios, "0x%04X: SrcReg: 0x%08X, Shift: 0x%02X, SrcMask: 0x%08X, "
2111                       "Xor: 0x%08X, DstReg: 0x%08X, DstMask: 0x%08X\n",
2112                 offset, srcreg, shift, srcmask, xor, dstreg, dstmask);
2113
2114         srcvalue = bios_rd32(bios, srcreg);
2115
2116         if (shift < 0x80)
2117                 srcvalue >>= shift;
2118         else
2119                 srcvalue <<= (0x100 - shift);
2120
2121         srcvalue = (srcvalue & srcmask) ^ xor;
2122
2123         dstvalue = bios_rd32(bios, dstreg) & dstmask;
2124
2125         bios_wr32(bios, dstreg, dstvalue | srcvalue);
2126
2127         return 22;
2128 }
2129
2130 static int
2131 init_zm_index_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2132 {
2133         /*
2134          * INIT_ZM_INDEX_IO   opcode: 0x62 ('b')
2135          *
2136          * offset      (8  bit): opcode
2137          * offset + 1  (16 bit): CRTC port
2138          * offset + 3  (8  bit): CRTC index
2139          * offset + 4  (8  bit): data
2140          *
2141          * Write "data" to index "CRTC index" of "CRTC port"
2142          */
2143         uint16_t crtcport = ROM16(bios->data[offset + 1]);
2144         uint8_t crtcindex = bios->data[offset + 3];
2145         uint8_t data = bios->data[offset + 4];
2146
2147         if (!iexec->execute)
2148                 return 5;
2149
2150         bios_idxprt_wr(bios, crtcport, crtcindex, data);
2151
2152         return 5;
2153 }
2154
2155 static inline void
2156 bios_md32(struct nvbios *bios, uint32_t reg,
2157           uint32_t mask, uint32_t val)
2158 {
2159         bios_wr32(bios, reg, (bios_rd32(bios, reg) & ~mask) | val);
2160 }
2161
2162 static uint32_t
2163 peek_fb(struct drm_device *dev, struct io_mapping *fb,
2164         uint32_t off)
2165 {
2166         uint32_t val = 0;
2167
2168         if (off < pci_resource_len(dev->pdev, 1)) {
2169                 uint8_t __iomem *p =
2170                         io_mapping_map_atomic_wc(fb, off & PAGE_MASK, KM_USER0);
2171
2172                 val = ioread32(p + (off & ~PAGE_MASK));
2173
2174                 io_mapping_unmap_atomic(p, KM_USER0);
2175         }
2176
2177         return val;
2178 }
2179
2180 static void
2181 poke_fb(struct drm_device *dev, struct io_mapping *fb,
2182         uint32_t off, uint32_t val)
2183 {
2184         if (off < pci_resource_len(dev->pdev, 1)) {
2185                 uint8_t __iomem *p =
2186                         io_mapping_map_atomic_wc(fb, off & PAGE_MASK, KM_USER0);
2187
2188                 iowrite32(val, p + (off & ~PAGE_MASK));
2189                 wmb();
2190
2191                 io_mapping_unmap_atomic(p, KM_USER0);
2192         }
2193 }
2194
2195 static inline bool
2196 read_back_fb(struct drm_device *dev, struct io_mapping *fb,
2197              uint32_t off, uint32_t val)
2198 {
2199         poke_fb(dev, fb, off, val);
2200         return val == peek_fb(dev, fb, off);
2201 }
2202
2203 static int
2204 nv04_init_compute_mem(struct nvbios *bios)
2205 {
2206         struct drm_device *dev = bios->dev;
2207         uint32_t patt = 0xdeadbeef;
2208         struct io_mapping *fb;
2209         int i;
2210
2211         /* Map the framebuffer aperture */
2212         fb = io_mapping_create_wc(pci_resource_start(dev->pdev, 1),
2213                                   pci_resource_len(dev->pdev, 1));
2214         if (!fb)
2215                 return -ENOMEM;
2216
2217         /* Sequencer and refresh off */
2218         NVWriteVgaSeq(dev, 0, 1, NVReadVgaSeq(dev, 0, 1) | 0x20);
2219         bios_md32(bios, NV04_PFB_DEBUG_0, 0, NV04_PFB_DEBUG_0_REFRESH_OFF);
2220
2221         bios_md32(bios, NV04_PFB_BOOT_0, ~0,
2222                   NV04_PFB_BOOT_0_RAM_AMOUNT_16MB |
2223                   NV04_PFB_BOOT_0_RAM_WIDTH_128 |
2224                   NV04_PFB_BOOT_0_RAM_TYPE_SGRAM_16MBIT);
2225
2226         for (i = 0; i < 4; i++)
2227                 poke_fb(dev, fb, 4 * i, patt);
2228
2229         poke_fb(dev, fb, 0x400000, patt + 1);
2230
2231         if (peek_fb(dev, fb, 0) == patt + 1) {
2232                 bios_md32(bios, NV04_PFB_BOOT_0, NV04_PFB_BOOT_0_RAM_TYPE,
2233                           NV04_PFB_BOOT_0_RAM_TYPE_SDRAM_16MBIT);
2234                 bios_md32(bios, NV04_PFB_DEBUG_0,
2235                           NV04_PFB_DEBUG_0_REFRESH_OFF, 0);
2236
2237                 for (i = 0; i < 4; i++)
2238                         poke_fb(dev, fb, 4 * i, patt);
2239
2240                 if ((peek_fb(dev, fb, 0xc) & 0xffff) != (patt & 0xffff))
2241                         bios_md32(bios, NV04_PFB_BOOT_0,
2242                                   NV04_PFB_BOOT_0_RAM_WIDTH_128 |
2243                                   NV04_PFB_BOOT_0_RAM_AMOUNT,
2244                                   NV04_PFB_BOOT_0_RAM_AMOUNT_8MB);
2245
2246         } else if ((peek_fb(dev, fb, 0xc) & 0xffff0000) !=
2247                    (patt & 0xffff0000)) {
2248                 bios_md32(bios, NV04_PFB_BOOT_0,
2249                           NV04_PFB_BOOT_0_RAM_WIDTH_128 |
2250                           NV04_PFB_BOOT_0_RAM_AMOUNT,
2251                           NV04_PFB_BOOT_0_RAM_AMOUNT_4MB);
2252
2253         } else if (peek_fb(dev, fb, 0) != patt) {
2254                 if (read_back_fb(dev, fb, 0x800000, patt))
2255                         bios_md32(bios, NV04_PFB_BOOT_0,
2256                                   NV04_PFB_BOOT_0_RAM_AMOUNT,
2257                                   NV04_PFB_BOOT_0_RAM_AMOUNT_8MB);
2258                 else
2259                         bios_md32(bios, NV04_PFB_BOOT_0,
2260                                   NV04_PFB_BOOT_0_RAM_AMOUNT,
2261                                   NV04_PFB_BOOT_0_RAM_AMOUNT_4MB);
2262
2263                 bios_md32(bios, NV04_PFB_BOOT_0, NV04_PFB_BOOT_0_RAM_TYPE,
2264                           NV04_PFB_BOOT_0_RAM_TYPE_SGRAM_8MBIT);
2265
2266         } else if (!read_back_fb(dev, fb, 0x800000, patt)) {
2267                 bios_md32(bios, NV04_PFB_BOOT_0, NV04_PFB_BOOT_0_RAM_AMOUNT,
2268                           NV04_PFB_BOOT_0_RAM_AMOUNT_8MB);
2269
2270         }
2271
2272         /* Refresh on, sequencer on */
2273         bios_md32(bios, NV04_PFB_DEBUG_0, NV04_PFB_DEBUG_0_REFRESH_OFF, 0);
2274         NVWriteVgaSeq(dev, 0, 1, NVReadVgaSeq(dev, 0, 1) & ~0x20);
2275
2276         io_mapping_free(fb);
2277         return 0;
2278 }
2279
2280 static const uint8_t *
2281 nv05_memory_config(struct nvbios *bios)
2282 {
2283         /* Defaults for BIOSes lacking a memory config table */
2284         static const uint8_t default_config_tab[][2] = {
2285                 { 0x24, 0x00 },
2286                 { 0x28, 0x00 },
2287                 { 0x24, 0x01 },
2288                 { 0x1f, 0x00 },
2289                 { 0x0f, 0x00 },
2290                 { 0x17, 0x00 },
2291                 { 0x06, 0x00 },
2292                 { 0x00, 0x00 }
2293         };
2294         int i = (bios_rd32(bios, NV_PEXTDEV_BOOT_0) &
2295                  NV_PEXTDEV_BOOT_0_RAMCFG) >> 2;
2296
2297         if (bios->legacy.mem_init_tbl_ptr)
2298                 return &bios->data[bios->legacy.mem_init_tbl_ptr + 2 * i];
2299         else
2300                 return default_config_tab[i];
2301 }
2302
2303 static int
2304 nv05_init_compute_mem(struct nvbios *bios)
2305 {
2306         struct drm_device *dev = bios->dev;
2307         const uint8_t *ramcfg = nv05_memory_config(bios);
2308         uint32_t patt = 0xdeadbeef;
2309         struct io_mapping *fb;
2310         int i, v;
2311
2312         /* Map the framebuffer aperture */
2313         fb = io_mapping_create_wc(pci_resource_start(dev->pdev, 1),
2314                                   pci_resource_len(dev->pdev, 1));
2315         if (!fb)
2316                 return -ENOMEM;
2317
2318         /* Sequencer off */
2319         NVWriteVgaSeq(dev, 0, 1, NVReadVgaSeq(dev, 0, 1) | 0x20);
2320
2321         if (bios_rd32(bios, NV04_PFB_BOOT_0) & NV04_PFB_BOOT_0_UMA_ENABLE)
2322                 goto out;
2323
2324         bios_md32(bios, NV04_PFB_DEBUG_0, NV04_PFB_DEBUG_0_REFRESH_OFF, 0);
2325
2326         /* If present load the hardcoded scrambling table */
2327         if (bios->legacy.mem_init_tbl_ptr) {
2328                 uint32_t *scramble_tab = (uint32_t *)&bios->data[
2329                         bios->legacy.mem_init_tbl_ptr + 0x10];
2330
2331                 for (i = 0; i < 8; i++)
2332                         bios_wr32(bios, NV04_PFB_SCRAMBLE(i),
2333                                   ROM32(scramble_tab[i]));
2334         }
2335
2336         /* Set memory type/width/length defaults depending on the straps */
2337         bios_md32(bios, NV04_PFB_BOOT_0, 0x3f, ramcfg[0]);
2338
2339         if (ramcfg[1] & 0x80)
2340                 bios_md32(bios, NV04_PFB_CFG0, 0, NV04_PFB_CFG0_SCRAMBLE);
2341
2342         bios_md32(bios, NV04_PFB_CFG1, 0x700001, (ramcfg[1] & 1) << 20);
2343         bios_md32(bios, NV04_PFB_CFG1, 0, 1);
2344
2345         /* Probe memory bus width */
2346         for (i = 0; i < 4; i++)
2347                 poke_fb(dev, fb, 4 * i, patt);
2348
2349         if (peek_fb(dev, fb, 0xc) != patt)
2350                 bios_md32(bios, NV04_PFB_BOOT_0,
2351                           NV04_PFB_BOOT_0_RAM_WIDTH_128, 0);
2352
2353         /* Probe memory length */
2354         v = bios_rd32(bios, NV04_PFB_BOOT_0) & NV04_PFB_BOOT_0_RAM_AMOUNT;
2355
2356         if (v == NV04_PFB_BOOT_0_RAM_AMOUNT_32MB &&
2357             (!read_back_fb(dev, fb, 0x1000000, ++patt) ||
2358              !read_back_fb(dev, fb, 0, ++patt)))
2359                 bios_md32(bios, NV04_PFB_BOOT_0, NV04_PFB_BOOT_0_RAM_AMOUNT,
2360                           NV04_PFB_BOOT_0_RAM_AMOUNT_16MB);
2361
2362         if (v == NV04_PFB_BOOT_0_RAM_AMOUNT_16MB &&
2363             !read_back_fb(dev, fb, 0x800000, ++patt))
2364                 bios_md32(bios, NV04_PFB_BOOT_0, NV04_PFB_BOOT_0_RAM_AMOUNT,
2365                           NV04_PFB_BOOT_0_RAM_AMOUNT_8MB);
2366
2367         if (!read_back_fb(dev, fb, 0x400000, ++patt))
2368                 bios_md32(bios, NV04_PFB_BOOT_0, NV04_PFB_BOOT_0_RAM_AMOUNT,
2369                           NV04_PFB_BOOT_0_RAM_AMOUNT_4MB);
2370
2371 out:
2372         /* Sequencer on */
2373         NVWriteVgaSeq(dev, 0, 1, NVReadVgaSeq(dev, 0, 1) & ~0x20);
2374
2375         io_mapping_free(fb);
2376         return 0;
2377 }
2378
2379 static int
2380 nv10_init_compute_mem(struct nvbios *bios)
2381 {
2382         struct drm_device *dev = bios->dev;
2383         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
2384         const int mem_width[] = { 0x10, 0x00, 0x20 };
2385         const int mem_width_count = (dev_priv->chipset >= 0x17 ? 3 : 2);
2386         uint32_t patt = 0xdeadbeef;
2387         struct io_mapping *fb;
2388         int i, j, k;
2389
2390         /* Map the framebuffer aperture */
2391         fb = io_mapping_create_wc(pci_resource_start(dev->pdev, 1),
2392                                   pci_resource_len(dev->pdev, 1));
2393         if (!fb)
2394                 return -ENOMEM;
2395
2396         bios_wr32(bios, NV10_PFB_REFCTRL, NV10_PFB_REFCTRL_VALID_1);
2397
2398         /* Probe memory bus width */
2399         for (i = 0; i < mem_width_count; i++) {
2400                 bios_md32(bios, NV04_PFB_CFG0, 0x30, mem_width[i]);
2401
2402                 for (j = 0; j < 4; j++) {
2403                         for (k = 0; k < 4; k++)
2404                                 poke_fb(dev, fb, 0x1c, 0);
2405
2406                         poke_fb(dev, fb, 0x1c, patt);
2407                         poke_fb(dev, fb, 0x3c, 0);
2408
2409                         if (peek_fb(dev, fb, 0x1c) == patt)
2410                                 goto mem_width_found;
2411                 }
2412         }
2413
2414 mem_width_found:
2415         patt <<= 1;
2416
2417         /* Probe amount of installed memory */
2418         for (i = 0; i < 4; i++) {
2419                 int off = bios_rd32(bios, NV04_PFB_FIFO_DATA) - 0x100000;
2420
2421                 poke_fb(dev, fb, off, patt);
2422                 poke_fb(dev, fb, 0, 0);
2423
2424                 peek_fb(dev, fb, 0);
2425                 peek_fb(dev, fb, 0);
2426                 peek_fb(dev, fb, 0);
2427                 peek_fb(dev, fb, 0);
2428
2429                 if (peek_fb(dev, fb, off) == patt)
2430                         goto amount_found;
2431         }
2432
2433         /* IC missing - disable the upper half memory space. */
2434         bios_md32(bios, NV04_PFB_CFG0, 0x1000, 0);
2435
2436 amount_found:
2437         io_mapping_free(fb);
2438         return 0;
2439 }
2440
2441 static int
2442 nv20_init_compute_mem(struct nvbios *bios)
2443 {
2444         struct drm_device *dev = bios->dev;
2445         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
2446         uint32_t mask = (dev_priv->chipset >= 0x25 ? 0x300 : 0x900);
2447         uint32_t amount, off;
2448         struct io_mapping *fb;
2449
2450         /* Map the framebuffer aperture */
2451         fb = io_mapping_create_wc(pci_resource_start(dev->pdev, 1),
2452                                   pci_resource_len(dev->pdev, 1));
2453         if (!fb)
2454                 return -ENOMEM;
2455
2456         bios_wr32(bios, NV10_PFB_REFCTRL, NV10_PFB_REFCTRL_VALID_1);
2457
2458         /* Allow full addressing */
2459         bios_md32(bios, NV04_PFB_CFG0, 0, mask);
2460
2461         amount = bios_rd32(bios, NV04_PFB_FIFO_DATA);
2462         for (off = amount; off > 0x2000000; off -= 0x2000000)
2463                 poke_fb(dev, fb, off - 4, off);
2464
2465         amount = bios_rd32(bios, NV04_PFB_FIFO_DATA);
2466         if (amount != peek_fb(dev, fb, amount - 4))
2467                 /* IC missing - disable the upper half memory space. */
2468                 bios_md32(bios, NV04_PFB_CFG0, mask, 0);
2469
2470         io_mapping_free(fb);
2471         return 0;
2472 }
2473
2474 static int
2475 init_compute_mem(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2476 {
2477         /*
2478          * INIT_COMPUTE_MEM   opcode: 0x63 ('c')
2479          *
2480          * offset      (8 bit): opcode
2481          *
2482          * This opcode is meant to set the PFB memory config registers
2483          * appropriately so that we can correctly calculate how much VRAM it
2484          * has (on nv10 and better chipsets the amount of installed VRAM is
2485          * subsequently reported in NV_PFB_CSTATUS (0x10020C)).
2486          *
2487          * The implementation of this opcode in general consists of several
2488          * parts:
2489          *
2490          * 1) Determination of memory type and density. Only necessary for
2491          *    really old chipsets, the memory type reported by the strap bits
2492          *    (0x101000) is assumed to be accurate on nv05 and newer.
2493          *
2494          * 2) Determination of the memory bus width. Usually done by a cunning
2495          *    combination of writes to offsets 0x1c and 0x3c in the fb, and
2496          *    seeing whether the written values are read back correctly.
2497          *
2498          *    Only necessary on nv0x-nv1x and nv34, on the other cards we can
2499          *    trust the straps.
2500          *
2501          * 3) Determination of how many of the card's RAM pads have ICs
2502          *    attached, usually done by a cunning combination of writes to an
2503          *    offset slightly less than the maximum memory reported by
2504          *    NV_PFB_CSTATUS, then seeing if the test pattern can be read back.
2505          *
2506          * This appears to be a NOP on IGPs and NV4x or newer chipsets, both io
2507          * logs of the VBIOS and kmmio traces of the binary driver POSTing the
2508          * card show nothing being done for this opcode. Why is it still listed
2509          * in the table?!
2510          */
2511
2512         /* no iexec->execute check by design */
2513
2514         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
2515         int ret;
2516
2517         if (dev_priv->chipset >= 0x40 ||
2518             dev_priv->chipset == 0x1a ||
2519             dev_priv->chipset == 0x1f)
2520                 ret = 0;
2521         else if (dev_priv->chipset >= 0x20 &&
2522                  dev_priv->chipset != 0x34)
2523                 ret = nv20_init_compute_mem(bios);
2524         else if (dev_priv->chipset >= 0x10)
2525                 ret = nv10_init_compute_mem(bios);
2526         else if (dev_priv->chipset >= 0x5)
2527                 ret = nv05_init_compute_mem(bios);
2528         else
2529                 ret = nv04_init_compute_mem(bios);
2530
2531         if (ret)
2532                 return ret;
2533
2534         return 1;
2535 }
2536
2537 static int
2538 init_reset(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2539 {
2540         /*
2541          * INIT_RESET   opcode: 0x65 ('e')
2542          *
2543          * offset      (8  bit): opcode
2544          * offset + 1  (32 bit): register
2545          * offset + 5  (32 bit): value1
2546          * offset + 9  (32 bit): value2
2547          *
2548          * Assign "value1" to "register", then assign "value2" to "register"
2549          */
2550
2551         uint32_t reg = ROM32(bios->data[offset + 1]);
2552         uint32_t value1 = ROM32(bios->data[offset + 5]);
2553         uint32_t value2 = ROM32(bios->data[offset + 9]);
2554         uint32_t pci_nv_19, pci_nv_20;
2555
2556         /* no iexec->execute check by design */
2557
2558         pci_nv_19 = bios_rd32(bios, NV_PBUS_PCI_NV_19);
2559         bios_wr32(bios, NV_PBUS_PCI_NV_19, pci_nv_19 & ~0xf00);
2560
2561         bios_wr32(bios, reg, value1);
2562
2563         udelay(10);
2564
2565         bios_wr32(bios, reg, value2);
2566         bios_wr32(bios, NV_PBUS_PCI_NV_19, pci_nv_19);
2567
2568         pci_nv_20 = bios_rd32(bios, NV_PBUS_PCI_NV_20);
2569         pci_nv_20 &= ~NV_PBUS_PCI_NV_20_ROM_SHADOW_ENABLED;     /* 0xfffffffe */
2570         bios_wr32(bios, NV_PBUS_PCI_NV_20, pci_nv_20);
2571
2572         return 13;
2573 }
2574
2575 static int
2576 init_configure_mem(struct nvbios *bios, uint16_t offset,
2577                    struct init_exec *iexec)
2578 {
2579         /*
2580          * INIT_CONFIGURE_MEM   opcode: 0x66 ('f')
2581          *
2582          * offset      (8 bit): opcode
2583          *
2584          * Equivalent to INIT_DONE on bios version 3 or greater.
2585          * For early bios versions, sets up the memory registers, using values
2586          * taken from the memory init table
2587          */
2588
2589         /* no iexec->execute check by design */
2590
2591         uint16_t meminitoffs = bios->legacy.mem_init_tbl_ptr + MEM_INIT_SIZE * (bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_SCRATCH4__INDEX) >> 4);
2592         uint16_t seqtbloffs = bios->legacy.sdr_seq_tbl_ptr, meminitdata = meminitoffs + 6;
2593         uint32_t reg, data;
2594
2595         if (bios->major_version > 2)
2596                 return 0;
2597
2598         bios_idxprt_wr(bios, NV_VIO_SRX, NV_VIO_SR_CLOCK_INDEX, bios_idxprt_rd(
2599                        bios, NV_VIO_SRX, NV_VIO_SR_CLOCK_INDEX) | 0x20);
2600
2601         if (bios->data[meminitoffs] & 1)
2602                 seqtbloffs = bios->legacy.ddr_seq_tbl_ptr;
2603
2604         for (reg = ROM32(bios->data[seqtbloffs]);
2605              reg != 0xffffffff;
2606              reg = ROM32(bios->data[seqtbloffs += 4])) {
2607
2608                 switch (reg) {
2609                 case NV04_PFB_PRE:
2610                         data = NV04_PFB_PRE_CMD_PRECHARGE;
2611                         break;
2612                 case NV04_PFB_PAD:
2613                         data = NV04_PFB_PAD_CKE_NORMAL;
2614                         break;
2615                 case NV04_PFB_REF:
2616                         data = NV04_PFB_REF_CMD_REFRESH;
2617                         break;
2618                 default:
2619                         data = ROM32(bios->data[meminitdata]);
2620                         meminitdata += 4;
2621                         if (data == 0xffffffff)
2622                                 continue;
2623                 }
2624
2625                 bios_wr32(bios, reg, data);
2626         }
2627
2628         return 1;
2629 }
2630
2631 static int
2632 init_configure_clk(struct nvbios *bios, uint16_t offset,
2633                    struct init_exec *iexec)
2634 {
2635         /*
2636          * INIT_CONFIGURE_CLK   opcode: 0x67 ('g')
2637          *
2638          * offset      (8 bit): opcode
2639          *
2640          * Equivalent to INIT_DONE on bios version 3 or greater.
2641          * For early bios versions, sets up the NVClk and MClk PLLs, using
2642          * values taken from the memory init table
2643          */
2644
2645         /* no iexec->execute check by design */
2646
2647         uint16_t meminitoffs = bios->legacy.mem_init_tbl_ptr + MEM_INIT_SIZE * (bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_SCRATCH4__INDEX) >> 4);
2648         int clock;
2649
2650         if (bios->major_version > 2)
2651                 return 0;
2652
2653         clock = ROM16(bios->data[meminitoffs + 4]) * 10;
2654         setPLL(bios, NV_PRAMDAC_NVPLL_COEFF, clock);
2655
2656         clock = ROM16(bios->data[meminitoffs + 2]) * 10;
2657         if (bios->data[meminitoffs] & 1) /* DDR */
2658                 clock *= 2;
2659         setPLL(bios, NV_PRAMDAC_MPLL_COEFF, clock);
2660
2661         return 1;
2662 }
2663
2664 static int
2665 init_configure_preinit(struct nvbios *bios, uint16_t offset,
2666                        struct init_exec *iexec)
2667 {
2668         /*
2669          * INIT_CONFIGURE_PREINIT   opcode: 0x68 ('h')
2670          *
2671          * offset      (8 bit): opcode
2672          *
2673          * Equivalent to INIT_DONE on bios version 3 or greater.
2674          * For early bios versions, does early init, loading ram and crystal
2675          * configuration from straps into CR3C
2676          */
2677
2678         /* no iexec->execute check by design */
2679
2680         uint32_t straps = bios_rd32(bios, NV_PEXTDEV_BOOT_0);
2681         uint8_t cr3c = ((straps << 2) & 0xf0) | (straps & 0x40) >> 6;
2682
2683         if (bios->major_version > 2)
2684                 return 0;
2685
2686         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR,
2687                              NV_CIO_CRE_SCRATCH4__INDEX, cr3c);
2688
2689         return 1;
2690 }
2691
2692 static int
2693 init_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2694 {
2695         /*
2696          * INIT_IO   opcode: 0x69 ('i')
2697          *
2698          * offset      (8  bit): opcode
2699          * offset + 1  (16 bit): CRTC port
2700          * offset + 3  (8  bit): mask
2701          * offset + 4  (8  bit): data
2702          *
2703          * Assign ((IOVAL("crtc port") & "mask") | "data") to "crtc port"
2704          */
2705
2706         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
2707         uint16_t crtcport = ROM16(bios->data[offset + 1]);
2708         uint8_t mask = bios->data[offset + 3];
2709         uint8_t data = bios->data[offset + 4];
2710
2711         if (!iexec->execute)
2712                 return 5;
2713
2714         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Mask: 0x%02X, Data: 0x%02X\n",
2715                 offset, crtcport, mask, data);
2716
2717         /*
2718          * I have no idea what this does, but NVIDIA do this magic sequence
2719          * in the places where this INIT_IO happens..
2720          */
2721         if (dev_priv->card_type >= NV_50 && crtcport == 0x3c3 && data == 1) {
2722                 int i;
2723
2724                 bios_wr32(bios, 0x614100, (bios_rd32(
2725                           bios, 0x614100) & 0x0fffffff) | 0x00800000);
2726
2727                 bios_wr32(bios, 0x00e18c, bios_rd32(
2728                           bios, 0x00e18c) | 0x00020000);
2729
2730                 bios_wr32(bios, 0x614900, (bios_rd32(
2731                           bios, 0x614900) & 0x0fffffff) | 0x00800000);
2732
2733                 bios_wr32(bios, 0x000200, bios_rd32(
2734                           bios, 0x000200) & ~0x40000000);
2735
2736                 mdelay(10);
2737
2738                 bios_wr32(bios, 0x00e18c, bios_rd32(
2739                           bios, 0x00e18c) & ~0x00020000);
2740
2741                 bios_wr32(bios, 0x000200, bios_rd32(
2742                           bios, 0x000200) | 0x40000000);
2743
2744                 bios_wr32(bios, 0x614100, 0x00800018);
2745                 bios_wr32(bios, 0x614900, 0x00800018);
2746
2747                 mdelay(10);
2748
2749                 bios_wr32(bios, 0x614100, 0x10000018);
2750                 bios_wr32(bios, 0x614900, 0x10000018);
2751
2752                 for (i = 0; i < 3; i++)
2753                         bios_wr32(bios, 0x614280 + (i*0x800), bios_rd32(
2754                                   bios, 0x614280 + (i*0x800)) & 0xf0f0f0f0);
2755
2756                 for (i = 0; i < 2; i++)
2757                         bios_wr32(bios, 0x614300 + (i*0x800), bios_rd32(
2758                                   bios, 0x614300 + (i*0x800)) & 0xfffff0f0);
2759
2760                 for (i = 0; i < 3; i++)
2761                         bios_wr32(bios, 0x614380 + (i*0x800), bios_rd32(
2762                                   bios, 0x614380 + (i*0x800)) & 0xfffff0f0);
2763
2764                 for (i = 0; i < 2; i++)
2765                         bios_wr32(bios, 0x614200 + (i*0x800), bios_rd32(
2766                                   bios, 0x614200 + (i*0x800)) & 0xfffffff0);
2767
2768                 for (i = 0; i < 2; i++)
2769                         bios_wr32(bios, 0x614108 + (i*0x800), bios_rd32(
2770                                   bios, 0x614108 + (i*0x800)) & 0x0fffffff);
2771                 return 5;
2772         }
2773
2774         bios_port_wr(bios, crtcport, (bios_port_rd(bios, crtcport) & mask) |
2775                                                                         data);
2776         return 5;
2777 }
2778
2779 static int
2780 init_sub(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2781 {
2782         /*
2783          * INIT_SUB   opcode: 0x6B ('k')
2784          *
2785          * offset      (8 bit): opcode
2786          * offset + 1  (8 bit): script number
2787          *
2788          * Execute script number "script number", as a subroutine
2789          */
2790
2791         uint8_t sub = bios->data[offset + 1];
2792
2793         if (!iexec->execute)
2794                 return 2;
2795
2796         BIOSLOG(bios, "0x%04X: Calling script %d\n", offset, sub);
2797
2798         parse_init_table(bios,
2799                          ROM16(bios->data[bios->init_script_tbls_ptr + sub * 2]),
2800                          iexec);
2801
2802         BIOSLOG(bios, "0x%04X: End of script %d\n", offset, sub);
2803
2804         return 2;
2805 }
2806
2807 static int
2808 init_ram_condition(struct nvbios *bios, uint16_t offset,
2809                    struct init_exec *iexec)
2810 {
2811         /*
2812          * INIT_RAM_CONDITION   opcode: 0x6D ('m')
2813          *
2814          * offset      (8 bit): opcode
2815          * offset + 1  (8 bit): mask
2816          * offset + 2  (8 bit): cmpval
2817          *
2818          * Test if (NV04_PFB_BOOT_0 & "mask") equals "cmpval".
2819          * If condition not met skip subsequent opcodes until condition is
2820          * inverted (INIT_NOT), or we hit INIT_RESUME
2821          */
2822
2823         uint8_t mask = bios->data[offset + 1];
2824         uint8_t cmpval = bios->data[offset + 2];
2825         uint8_t data;
2826
2827         if (!iexec->execute)
2828                 return 3;
2829
2830         data = bios_rd32(bios, NV04_PFB_BOOT_0) & mask;
2831
2832         BIOSLOG(bios, "0x%04X: Checking if 0x%08X equals 0x%08X\n",
2833                 offset, data, cmpval);
2834
2835         if (data == cmpval)
2836                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
2837         else {
2838                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
2839                 iexec->execute = false;
2840         }
2841
2842         return 3;
2843 }
2844
2845 static int
2846 init_nv_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2847 {
2848         /*
2849          * INIT_NV_REG   opcode: 0x6E ('n')
2850          *
2851          * offset      (8  bit): opcode
2852          * offset + 1  (32 bit): register
2853          * offset + 5  (32 bit): mask
2854          * offset + 9  (32 bit): data
2855          *
2856          * Assign ((REGVAL("register") & "mask") | "data") to "register"
2857          */
2858
2859         uint32_t reg = ROM32(bios->data[offset + 1]);
2860         uint32_t mask = ROM32(bios->data[offset + 5]);
2861         uint32_t data = ROM32(bios->data[offset + 9]);
2862
2863         if (!iexec->execute)
2864                 return 13;
2865
2866         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Mask: 0x%08X, Data: 0x%08X\n",
2867                 offset, reg, mask, data);
2868
2869         bios_wr32(bios, reg, (bios_rd32(bios, reg) & mask) | data);
2870
2871         return 13;
2872 }
2873
2874 static int
2875 init_macro(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2876 {
2877         /*
2878          * INIT_MACRO   opcode: 0x6F ('o')
2879          *
2880          * offset      (8 bit): opcode
2881          * offset + 1  (8 bit): macro number
2882          *
2883          * Look up macro index "macro number" in the macro index table.
2884          * The macro index table entry has 1 byte for the index in the macro
2885          * table, and 1 byte for the number of times to repeat the macro.
2886          * The macro table entry has 4 bytes for the register address and
2887          * 4 bytes for the value to write to that register
2888          */
2889
2890         uint8_t macro_index_tbl_idx = bios->data[offset + 1];
2891         uint16_t tmp = bios->macro_index_tbl_ptr + (macro_index_tbl_idx * MACRO_INDEX_SIZE);
2892         uint8_t macro_tbl_idx = bios->data[tmp];
2893         uint8_t count = bios->data[tmp + 1];
2894         uint32_t reg, data;
2895         int i;
2896
2897         if (!iexec->execute)
2898                 return 2;
2899
2900         BIOSLOG(bios, "0x%04X: Macro: 0x%02X, MacroTableIndex: 0x%02X, "
2901                       "Count: 0x%02X\n",
2902                 offset, macro_index_tbl_idx, macro_tbl_idx, count);
2903
2904         for (i = 0; i < count; i++) {
2905                 uint16_t macroentryptr = bios->macro_tbl_ptr + (macro_tbl_idx + i) * MACRO_SIZE;
2906
2907                 reg = ROM32(bios->data[macroentryptr]);
2908                 data = ROM32(bios->data[macroentryptr + 4]);
2909
2910                 bios_wr32(bios, reg, data);
2911         }
2912
2913         return 2;
2914 }
2915
2916 static int
2917 init_done(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2918 {
2919         /*
2920          * INIT_DONE   opcode: 0x71 ('q')
2921          *
2922          * offset      (8  bit): opcode
2923          *
2924          * End the current script
2925          */
2926
2927         /* mild retval abuse to stop parsing this table */
2928         return 0;
2929 }
2930
2931 static int
2932 init_resume(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2933 {
2934         /*
2935          * INIT_RESUME   opcode: 0x72 ('r')
2936          *
2937          * offset      (8  bit): opcode
2938          *
2939          * End the current execute / no-execute condition
2940          */
2941
2942         if (iexec->execute)
2943                 return 1;
2944
2945         iexec->execute = true;
2946         BIOSLOG(bios, "0x%04X: ---- Executing following commands ----\n", offset);
2947
2948         return 1;
2949 }
2950
2951 static int
2952 init_time(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2953 {
2954         /*
2955          * INIT_TIME   opcode: 0x74 ('t')
2956          *
2957          * offset      (8  bit): opcode
2958          * offset + 1  (16 bit): time
2959          *
2960          * Sleep for "time" microseconds.
2961          */
2962
2963         unsigned time = ROM16(bios->data[offset + 1]);
2964
2965         if (!iexec->execute)
2966                 return 3;
2967
2968         BIOSLOG(bios, "0x%04X: Sleeping for 0x%04X microseconds\n",
2969                 offset, time);
2970
2971         if (time < 1000)
2972                 udelay(time);
2973         else
2974                 msleep((time + 900) / 1000);
2975
2976         return 3;
2977 }
2978
2979 static int
2980 init_condition(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2981 {
2982         /*
2983          * INIT_CONDITION   opcode: 0x75 ('u')
2984          *
2985          * offset      (8 bit): opcode
2986          * offset + 1  (8 bit): condition number
2987          *
2988          * Check condition "condition number" in the condition table.
2989          * If condition not met skip subsequent opcodes until condition is
2990          * inverted (INIT_NOT), or we hit INIT_RESUME
2991          */
2992
2993         uint8_t cond = bios->data[offset + 1];
2994
2995         if (!iexec->execute)
2996                 return 2;
2997
2998         BIOSLOG(bios, "0x%04X: Condition: 0x%02X\n", offset, cond);
2999
3000         if (bios_condition_met(bios, offset, cond))
3001                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
3002         else {
3003                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
3004                 iexec->execute = false;
3005         }
3006
3007         return 2;
3008 }
3009
3010 static int
3011 init_io_condition(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3012 {
3013         /*
3014          * INIT_IO_CONDITION  opcode: 0x76
3015          *
3016          * offset      (8 bit): opcode
3017          * offset + 1  (8 bit): condition number
3018          *
3019          * Check condition "condition number" in the io condition table.
3020          * If condition not met skip subsequent opcodes until condition is
3021          * inverted (INIT_NOT), or we hit INIT_RESUME
3022          */
3023
3024         uint8_t cond = bios->data[offset + 1];
3025
3026         if (!iexec->execute)
3027                 return 2;
3028
3029         BIOSLOG(bios, "0x%04X: IO condition: 0x%02X\n", offset, cond);
3030
3031         if (io_condition_met(bios, offset, cond))
3032                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
3033         else {
3034                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
3035                 iexec->execute = false;
3036         }
3037
3038         return 2;
3039 }
3040
3041 static int
3042 init_index_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3043 {
3044         /*
3045          * INIT_INDEX_IO   opcode: 0x78 ('x')
3046          *
3047          * offset      (8  bit): opcode
3048          * offset + 1  (16 bit): CRTC port
3049          * offset + 3  (8  bit): CRTC index
3050          * offset + 4  (8  bit): mask
3051          * offset + 5  (8  bit): data
3052          *
3053          * Read value at index "CRTC index" on "CRTC port", AND with "mask",
3054          * OR with "data", write-back
3055          */
3056
3057         uint16_t crtcport = ROM16(bios->data[offset + 1]);
3058         uint8_t crtcindex = bios->data[offset + 3];
3059         uint8_t mask = bios->data[offset + 4];
3060         uint8_t data = bios->data[offset + 5];
3061         uint8_t value;
3062
3063         if (!iexec->execute)
3064                 return 6;
3065
3066         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
3067                       "Data: 0x%02X\n",
3068                 offset, crtcport, crtcindex, mask, data);
3069
3070         value = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) | data;
3071         bios_idxprt_wr(bios, crtcport, crtcindex, value);
3072
3073         return 6;
3074 }
3075
3076 static int
3077 init_pll(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3078 {
3079         /*
3080          * INIT_PLL   opcode: 0x79 ('y')
3081          *
3082          * offset      (8  bit): opcode
3083          * offset + 1  (32 bit): register
3084          * offset + 5  (16 bit): freq
3085          *
3086          * Set PLL register "register" to coefficients for frequency (10kHz)
3087          * "freq"
3088          */
3089
3090         uint32_t reg = ROM32(bios->data[offset + 1]);
3091         uint16_t freq = ROM16(bios->data[offset + 5]);
3092
3093         if (!iexec->execute)
3094                 return 7;
3095
3096         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Freq: %d0kHz\n", offset, reg, freq);
3097
3098         setPLL(bios, reg, freq * 10);
3099
3100         return 7;
3101 }
3102
3103 static int
3104 init_zm_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3105 {
3106         /*
3107          * INIT_ZM_REG   opcode: 0x7A ('z')
3108          *
3109          * offset      (8  bit): opcode
3110          * offset + 1  (32 bit): register
3111          * offset + 5  (32 bit): value
3112          *
3113          * Assign "value" to "register"
3114          */
3115
3116         uint32_t reg = ROM32(bios->data[offset + 1]);
3117         uint32_t value = ROM32(bios->data[offset + 5]);
3118
3119         if (!iexec->execute)
3120                 return 9;
3121
3122         if (reg == 0x000200)
3123                 value |= 1;
3124
3125         bios_wr32(bios, reg, value);
3126
3127         return 9;
3128 }
3129
3130 static int
3131 init_ram_restrict_pll(struct nvbios *bios, uint16_t offset,
3132                       struct init_exec *iexec)
3133 {
3134         /*
3135          * INIT_RAM_RESTRICT_PLL   opcode: 0x87 ('')
3136          *
3137          * offset      (8 bit): opcode
3138          * offset + 1  (8 bit): PLL type
3139          * offset + 2 (32 bit): frequency 0
3140          *
3141          * Uses the RAMCFG strap of PEXTDEV_BOOT as an index into the table at
3142          * ram_restrict_table_ptr.  The value read from there is used to select
3143          * a frequency from the table starting at 'frequency 0' to be
3144          * programmed into the PLL corresponding to 'type'.
3145          *
3146          * The PLL limits table on cards using this opcode has a mapping of
3147          * 'type' to the relevant registers.
3148          */
3149
3150         struct drm_device *dev = bios->dev;
3151         uint32_t strap = (bios_rd32(bios, NV_PEXTDEV_BOOT_0) & 0x0000003c) >> 2;
3152         uint8_t index = bios->data[bios->ram_restrict_tbl_ptr + strap];
3153         uint8_t type = bios->data[offset + 1];
3154         uint32_t freq = ROM32(bios->data[offset + 2 + (index * 4)]);
3155         uint8_t *pll_limits = &bios->data[bios->pll_limit_tbl_ptr], *entry;
3156         int len = 2 + bios->ram_restrict_group_count * 4;
3157         int i;
3158
3159         if (!iexec->execute)
3160                 return len;
3161
3162         if (!bios->pll_limit_tbl_ptr || (pll_limits[0] & 0xf0) != 0x30) {
3163                 NV_ERROR(dev, "PLL limits table not version 3.x\n");
3164                 return len; /* deliberate, allow default clocks to remain */
3165         }
3166
3167         entry = pll_limits + pll_limits[1];
3168         for (i = 0; i < pll_limits[3]; i++, entry += pll_limits[2]) {
3169                 if (entry[0] == type) {
3170                         uint32_t reg = ROM32(entry[3]);
3171
3172                         BIOSLOG(bios, "0x%04X: "
3173                                       "Type %02x Reg 0x%08x Freq %dKHz\n",
3174                                 offset, type, reg, freq);
3175
3176                         setPLL(bios, reg, freq);
3177                         return len;
3178                 }
3179         }
3180
3181         NV_ERROR(dev, "PLL type 0x%02x not found in PLL limits table", type);
3182         return len;
3183 }
3184
3185 static int
3186 init_8c(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3187 {
3188         /*
3189          * INIT_8C   opcode: 0x8C ('')
3190          *
3191          * NOP so far....
3192          *
3193          */
3194
3195         return 1;
3196 }
3197
3198 static int
3199 init_8d(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3200 {
3201         /*
3202          * INIT_8D   opcode: 0x8D ('')
3203          *
3204          * NOP so far....
3205          *
3206          */
3207
3208         return 1;
3209 }
3210
3211 static int
3212 init_gpio(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3213 {
3214         /*
3215          * INIT_GPIO   opcode: 0x8E ('')
3216          *
3217          * offset      (8 bit): opcode
3218          *
3219          * Loop over all entries in the DCB GPIO table, and initialise
3220          * each GPIO according to various values listed in each entry
3221          */
3222
3223         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
3224         struct nouveau_gpio_engine *pgpio = &dev_priv->engine.gpio;
3225         const uint32_t nv50_gpio_ctl[2] = { 0xe100, 0xe28c };
3226         int i;
3227
3228         if (dev_priv->card_type < NV_50) {
3229                 NV_ERROR(bios->dev, "INIT_GPIO on unsupported chipset\n");
3230                 return 1;
3231         }
3232
3233         if (!iexec->execute)
3234                 return 1;
3235
3236         for (i = 0; i < bios->dcb.gpio.entries; i++) {
3237                 struct dcb_gpio_entry *gpio = &bios->dcb.gpio.entry[i];
3238                 uint32_t r, s, v;
3239
3240                 BIOSLOG(bios, "0x%04X: Entry: 0x%08X\n", offset, gpio->entry);
3241
3242                 BIOSLOG(bios, "0x%04X: set gpio 0x%02x, state %d\n",
3243                         offset, gpio->tag, gpio->state_default);
3244                 if (bios->execute)
3245                         pgpio->set(bios->dev, gpio->tag, gpio->state_default);
3246
3247                 /* The NVIDIA binary driver doesn't appear to actually do
3248                  * any of this, my VBIOS does however.
3249                  */
3250                 /* Not a clue, needs de-magicing */
3251                 r = nv50_gpio_ctl[gpio->line >> 4];
3252                 s = (gpio->line & 0x0f);
3253                 v = bios_rd32(bios, r) & ~(0x00010001 << s);
3254                 switch ((gpio->entry & 0x06000000) >> 25) {
3255                 case 1:
3256                         v |= (0x00000001 << s);
3257                         break;
3258                 case 2:
3259                         v |= (0x00010000 << s);
3260                         break;
3261                 default:
3262                         break;
3263                 }
3264                 bios_wr32(bios, r, v);
3265         }
3266
3267         return 1;
3268 }
3269
3270 static int
3271 init_ram_restrict_zm_reg_group(struct nvbios *bios, uint16_t offset,
3272                                struct init_exec *iexec)
3273 {
3274         /*
3275          * INIT_RAM_RESTRICT_ZM_REG_GROUP   opcode: 0x8F ('')
3276          *
3277          * offset      (8  bit): opcode
3278          * offset + 1  (32 bit): reg
3279          * offset + 5  (8  bit): regincrement
3280          * offset + 6  (8  bit): count
3281          * offset + 7  (32 bit): value 1,1
3282          * ...
3283          *
3284          * Use the RAMCFG strap of PEXTDEV_BOOT as an index into the table at
3285          * ram_restrict_table_ptr. The value read from here is 'n', and
3286          * "value 1,n" gets written to "reg". This repeats "count" times and on
3287          * each iteration 'm', "reg" increases by "regincrement" and
3288          * "value m,n" is used. The extent of n is limited by a number read
3289          * from the 'M' BIT table, herein called "blocklen"
3290          */
3291
3292         uint32_t reg = ROM32(bios->data[offset + 1]);
3293         uint8_t regincrement = bios->data[offset + 5];
3294         uint8_t count = bios->data[offset + 6];
3295         uint32_t strap_ramcfg, data;
3296         /* previously set by 'M' BIT table */
3297         uint16_t blocklen = bios->ram_restrict_group_count * 4;
3298         int len = 7 + count * blocklen;
3299         uint8_t index;
3300         int i;
3301
3302         /* critical! to know the length of the opcode */;
3303         if (!blocklen) {
3304                 NV_ERROR(bios->dev,
3305                          "0x%04X: Zero block length - has the M table "
3306                          "been parsed?\n", offset);
3307                 return -EINVAL;
3308         }
3309
3310         if (!iexec->execute)
3311                 return len;
3312
3313         strap_ramcfg = (bios_rd32(bios, NV_PEXTDEV_BOOT_0) >> 2) & 0xf;
3314         index = bios->data[bios->ram_restrict_tbl_ptr + strap_ramcfg];
3315
3316         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, RegIncrement: 0x%02X, "
3317                       "Count: 0x%02X, StrapRamCfg: 0x%02X, Index: 0x%02X\n",
3318                 offset, reg, regincrement, count, strap_ramcfg, index);
3319
3320         for (i = 0; i < count; i++) {
3321                 data = ROM32(bios->data[offset + 7 + index * 4 + blocklen * i]);
3322
3323                 bios_wr32(bios, reg, data);
3324
3325                 reg += regincrement;
3326         }
3327
3328         return len;
3329 }
3330
3331 static int
3332 init_copy_zm_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3333 {
3334         /*
3335          * INIT_COPY_ZM_REG   opcode: 0x90 ('')
3336          *
3337          * offset      (8  bit): opcode
3338          * offset + 1  (32 bit): src reg
3339          * offset + 5  (32 bit): dst reg
3340          *
3341          * Put contents of "src reg" into "dst reg"
3342          */
3343
3344         uint32_t srcreg = ROM32(bios->data[offset + 1]);
3345         uint32_t dstreg = ROM32(bios->data[offset + 5]);
3346
3347         if (!iexec->execute)
3348                 return 9;
3349
3350         bios_wr32(bios, dstreg, bios_rd32(bios, srcreg));
3351
3352         return 9;
3353 }
3354
3355 static int
3356 init_zm_reg_group_addr_latched(struct nvbios *bios, uint16_t offset,
3357                                struct init_exec *iexec)
3358 {
3359         /*
3360          * INIT_ZM_REG_GROUP_ADDRESS_LATCHED   opcode: 0x91 ('')
3361          *
3362          * offset      (8  bit): opcode
3363          * offset + 1  (32 bit): dst reg
3364          * offset + 5  (8  bit): count
3365          * offset + 6  (32 bit): data 1
3366          * ...
3367          *
3368          * For each of "count" values write "data n" to "dst reg"
3369          */
3370
3371         uint32_t reg = ROM32(bios->data[offset + 1]);
3372         uint8_t count = bios->data[offset + 5];
3373         int len = 6 + count * 4;
3374         int i;
3375
3376         if (!iexec->execute)
3377                 return len;
3378
3379         for (i = 0; i < count; i++) {
3380                 uint32_t data = ROM32(bios->data[offset + 6 + 4 * i]);
3381                 bios_wr32(bios, reg, data);
3382         }
3383
3384         return len;
3385 }
3386
3387 static int
3388 init_reserved(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3389 {
3390         /*
3391          * INIT_RESERVED   opcode: 0x92 ('')
3392          *
3393          * offset      (8 bit): opcode
3394          *
3395          * Seemingly does nothing
3396          */
3397
3398         return 1;
3399 }
3400
3401 static int
3402 init_96(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3403 {
3404         /*
3405          * INIT_96   opcode: 0x96 ('')
3406          *
3407          * offset      (8  bit): opcode
3408          * offset + 1  (32 bit): sreg
3409          * offset + 5  (8  bit): sshift
3410          * offset + 6  (8  bit): smask
3411          * offset + 7  (8  bit): index
3412          * offset + 8  (32 bit): reg
3413          * offset + 12 (32 bit): mask
3414          * offset + 16 (8  bit): shift
3415          *
3416          */
3417
3418         uint16_t xlatptr = bios->init96_tbl_ptr + (bios->data[offset + 7] * 2);
3419         uint32_t reg = ROM32(bios->data[offset + 8]);
3420         uint32_t mask = ROM32(bios->data[offset + 12]);
3421         uint32_t val;
3422
3423         val = bios_rd32(bios, ROM32(bios->data[offset + 1]));
3424         if (bios->data[offset + 5] < 0x80)
3425                 val >>= bios->data[offset + 5];
3426         else
3427                 val <<= (0x100 - bios->data[offset + 5]);
3428         val &= bios->data[offset + 6];
3429
3430         val   = bios->data[ROM16(bios->data[xlatptr]) + val];
3431         val <<= bios->data[offset + 16];
3432
3433         if (!iexec->execute)
3434                 return 17;
3435
3436         bios_wr32(bios, reg, (bios_rd32(bios, reg) & mask) | val);
3437         return 17;
3438 }
3439
3440 static int
3441 init_97(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3442 {
3443         /*
3444          * INIT_97   opcode: 0x97 ('')
3445          *
3446          * offset      (8  bit): opcode
3447          * offset + 1  (32 bit): register
3448          * offset + 5  (32 bit): mask
3449          * offset + 9  (32 bit): value
3450          *
3451          * Adds "value" to "register" preserving the fields specified
3452          * by "mask"
3453          */
3454
3455         uint32_t reg = ROM32(bios->data[offset + 1]);
3456         uint32_t mask = ROM32(bios->data[offset + 5]);
3457         uint32_t add = ROM32(bios->data[offset + 9]);
3458         uint32_t val;
3459
3460         val = bios_rd32(bios, reg);
3461         val = (val & mask) | ((val + add) & ~mask);
3462
3463         if (!iexec->execute)
3464                 return 13;
3465
3466         bios_wr32(bios, reg, val);
3467         return 13;
3468 }
3469
3470 static int
3471 init_auxch(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3472 {
3473         /*
3474          * INIT_AUXCH   opcode: 0x98 ('')
3475          *
3476          * offset      (8  bit): opcode
3477          * offset + 1  (32 bit): address
3478          * offset + 5  (8  bit): count
3479          * offset + 6  (8  bit): mask 0
3480          * offset + 7  (8  bit): data 0
3481          *  ...
3482          *
3483          */
3484
3485         struct drm_device *dev = bios->dev;
3486         struct nouveau_i2c_chan *auxch;
3487         uint32_t addr = ROM32(bios->data[offset + 1]);
3488         uint8_t count = bios->data[offset + 5];
3489         int len = 6 + count * 2;
3490         int ret, i;
3491
3492         if (!bios->display.output) {
3493                 NV_ERROR(dev, "INIT_AUXCH: no active output\n");
3494                 return len;
3495         }
3496
3497         auxch = init_i2c_device_find(dev, bios->display.output->i2c_index);
3498         if (!auxch) {
3499                 NV_ERROR(dev, "INIT_AUXCH: couldn't get auxch %d\n",
3500                          bios->display.output->i2c_index);
3501                 return len;
3502         }
3503
3504         if (!iexec->execute)
3505                 return len;
3506
3507         offset += 6;
3508         for (i = 0; i < count; i++, offset += 2) {
3509                 uint8_t data;
3510
3511                 ret = nouveau_dp_auxch(auxch, 9, addr, &data, 1);
3512                 if (ret) {
3513                         NV_ERROR(dev, "INIT_AUXCH: rd auxch fail %d\n", ret);
3514                         return len;
3515                 }
3516
3517                 data &= bios->data[offset + 0];
3518                 data |= bios->data[offset + 1];
3519
3520                 ret = nouveau_dp_auxch(auxch, 8, addr, &data, 1);
3521                 if (ret) {
3522                         NV_ERROR(dev, "INIT_AUXCH: wr auxch fail %d\n", ret);
3523                         return len;
3524                 }
3525         }
3526
3527         return len;
3528 }
3529
3530 static int
3531 init_zm_auxch(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3532 {
3533         /*
3534          * INIT_ZM_AUXCH   opcode: 0x99 ('')
3535          *
3536          * offset      (8  bit): opcode
3537          * offset + 1  (32 bit): address
3538          * offset + 5  (8  bit): count
3539          * offset + 6  (8  bit): data 0
3540          *  ...
3541          *
3542          */
3543
3544         struct drm_device *dev = bios->dev;
3545         struct nouveau_i2c_chan *auxch;
3546         uint32_t addr = ROM32(bios->data[offset + 1]);
3547         uint8_t count = bios->data[offset + 5];
3548         int len = 6 + count;
3549         int ret, i;
3550
3551         if (!bios->display.output) {
3552                 NV_ERROR(dev, "INIT_ZM_AUXCH: no active output\n");
3553                 return len;
3554         }
3555
3556         auxch = init_i2c_device_find(dev, bios->display.output->i2c_index);
3557         if (!auxch) {
3558                 NV_ERROR(dev, "INIT_ZM_AUXCH: couldn't get auxch %d\n",
3559                          bios->display.output->i2c_index);
3560                 return len;
3561         }
3562
3563         if (!iexec->execute)
3564                 return len;
3565
3566         offset += 6;
3567         for (i = 0; i < count; i++, offset++) {
3568                 ret = nouveau_dp_auxch(auxch, 8, addr, &bios->data[offset], 1);
3569                 if (ret) {
3570                         NV_ERROR(dev, "INIT_ZM_AUXCH: wr auxch fail %d\n", ret);
3571                         return len;
3572                 }
3573         }
3574
3575         return len;
3576 }
3577
3578 static int
3579 init_i2c_long_if(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3580 {
3581         /*
3582          * INIT_I2C_LONG_IF   opcode: 0x9A ('')
3583          *
3584          * offset      (8 bit): opcode
3585          * offset + 1  (8 bit): DCB I2C table entry index
3586          * offset + 2  (8 bit): I2C slave address
3587          * offset + 3  (16 bit): I2C register
3588          * offset + 5  (8 bit): mask
3589          * offset + 6  (8 bit): data
3590          *
3591          * Read the register given by "I2C register" on the device addressed
3592          * by "I2C slave address" on the I2C bus given by "DCB I2C table
3593          * entry index". Compare the result AND "mask" to "data".
3594          * If they're not equal, skip subsequent opcodes until condition is
3595          * inverted (INIT_NOT), or we hit INIT_RESUME
3596          */
3597
3598         uint8_t i2c_index = bios->data[offset + 1];
3599         uint8_t i2c_address = bios->data[offset + 2] >> 1;
3600         uint8_t reglo = bios->data[offset + 3];
3601         uint8_t reghi = bios->data[offset + 4];
3602         uint8_t mask = bios->data[offset + 5];
3603         uint8_t data = bios->data[offset + 6];
3604         struct nouveau_i2c_chan *chan;
3605         uint8_t buf0[2] = { reghi, reglo };
3606         uint8_t buf1[1];
3607         struct i2c_msg msg[2] = {
3608                 { i2c_address, 0, 1, buf0 },
3609                 { i2c_address, I2C_M_RD, 1, buf1 },
3610         };
3611         int ret;
3612
3613         /* no execute check by design */
3614
3615         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X\n",
3616                 offset, i2c_index, i2c_address);
3617
3618         chan = init_i2c_device_find(bios->dev, i2c_index);
3619         if (!chan)
3620                 return -ENODEV;
3621
3622
3623         ret = i2c_transfer(&chan->adapter, msg, 2);
3624         if (ret < 0) {
3625                 BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X:0x%02X, Value: [no device], "
3626                               "Mask: 0x%02X, Data: 0x%02X\n",
3627                         offset, reghi, reglo, mask, data);
3628                 iexec->execute = 0;
3629                 return 7;
3630         }
3631
3632         BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X:0x%02X, Value: 0x%02X, "
3633                       "Mask: 0x%02X, Data: 0x%02X\n",
3634                 offset, reghi, reglo, buf1[0], mask, data);
3635
3636         iexec->execute = ((buf1[0] & mask) == data);
3637
3638         return 7;
3639 }
3640
3641 static struct init_tbl_entry itbl_entry[] = {
3642         /* command name                       , id  , length  , offset  , mult    , command handler                 */
3643         /* INIT_PROG (0x31, 15, 10, 4) removed due to no example of use */
3644         { "INIT_IO_RESTRICT_PROG"             , 0x32, init_io_restrict_prog           },
3645         { "INIT_REPEAT"                       , 0x33, init_repeat                     },
3646         { "INIT_IO_RESTRICT_PLL"              , 0x34, init_io_restrict_pll            },
3647         { "INIT_END_REPEAT"                   , 0x36, init_end_repeat                 },
3648         { "INIT_COPY"                         , 0x37, init_copy                       },
3649         { "INIT_NOT"                          , 0x38, init_not                        },
3650         { "INIT_IO_FLAG_CONDITION"            , 0x39, init_io_flag_condition          },
3651         { "INIT_DP_CONDITION"                 , 0x3A, init_dp_condition               },
3652         { "INIT_OP_3B"                        , 0x3B, init_op_3b                      },
3653         { "INIT_OP_3C"                        , 0x3C, init_op_3c                      },
3654         { "INIT_INDEX_ADDRESS_LATCHED"        , 0x49, init_idx_addr_latched           },
3655         { "INIT_IO_RESTRICT_PLL2"             , 0x4A, init_io_restrict_pll2           },
3656         { "INIT_PLL2"                         , 0x4B, init_pll2                       },
3657         { "INIT_I2C_BYTE"                     , 0x4C, init_i2c_byte                   },
3658         { "INIT_ZM_I2C_BYTE"                  , 0x4D, init_zm_i2c_byte                },
3659         { "INIT_ZM_I2C"                       , 0x4E, init_zm_i2c                     },
3660         { "INIT_TMDS"                         , 0x4F, init_tmds                       },
3661         { "INIT_ZM_TMDS_GROUP"                , 0x50, init_zm_tmds_group              },
3662         { "INIT_CR_INDEX_ADDRESS_LATCHED"     , 0x51, init_cr_idx_adr_latch           },
3663         { "INIT_CR"                           , 0x52, init_cr                         },
3664         { "INIT_ZM_CR"                        , 0x53, init_zm_cr                      },
3665         { "INIT_ZM_CR_GROUP"                  , 0x54, init_zm_cr_group                },
3666         { "INIT_CONDITION_TIME"               , 0x56, init_condition_time             },
3667         { "INIT_LTIME"                        , 0x57, init_ltime                      },
3668         { "INIT_ZM_REG_SEQUENCE"              , 0x58, init_zm_reg_sequence            },
3669         /* INIT_INDIRECT_REG (0x5A, 7, 0, 0) removed due to no example of use */
3670         { "INIT_SUB_DIRECT"                   , 0x5B, init_sub_direct                 },
3671         { "INIT_I2C_IF"                       , 0x5E, init_i2c_if                     },
3672         { "INIT_COPY_NV_REG"                  , 0x5F, init_copy_nv_reg                },
3673         { "INIT_ZM_INDEX_IO"                  , 0x62, init_zm_index_io                },
3674         { "INIT_COMPUTE_MEM"                  , 0x63, init_compute_mem                },
3675         { "INIT_RESET"                        , 0x65, init_reset                      },
3676         { "INIT_CONFIGURE_MEM"                , 0x66, init_configure_mem              },
3677         { "INIT_CONFIGURE_CLK"                , 0x67, init_configure_clk              },
3678         { "INIT_CONFIGURE_PREINIT"            , 0x68, init_configure_preinit          },
3679         { "INIT_IO"                           , 0x69, init_io                         },
3680         { "INIT_SUB"                          , 0x6B, init_sub                        },
3681         { "INIT_RAM_CONDITION"                , 0x6D, init_ram_condition              },
3682         { "INIT_NV_REG"                       , 0x6E, init_nv_reg                     },
3683         { "INIT_MACRO"                        , 0x6F, init_macro                      },
3684         { "INIT_DONE"                         , 0x71, init_done                       },
3685         { "INIT_RESUME"                       , 0x72, init_resume                     },
3686         /* INIT_RAM_CONDITION2 (0x73, 9, 0, 0) removed due to no example of use */
3687         { "INIT_TIME"                         , 0x74, init_time                       },
3688         { "INIT_CONDITION"                    , 0x75, init_condition                  },
3689         { "INIT_IO_CONDITION"                 , 0x76, init_io_condition               },
3690         { "INIT_INDEX_IO"                     , 0x78, init_index_io                   },
3691         { "INIT_PLL"                          , 0x79, init_pll                        },
3692         { "INIT_ZM_REG"                       , 0x7A, init_zm_reg                     },
3693         { "INIT_RAM_RESTRICT_PLL"             , 0x87, init_ram_restrict_pll           },
3694         { "INIT_8C"                           , 0x8C, init_8c                         },
3695         { "INIT_8D"                           , 0x8D, init_8d                         },
3696         { "INIT_GPIO"                         , 0x8E, init_gpio                       },
3697         { "INIT_RAM_RESTRICT_ZM_REG_GROUP"    , 0x8F, init_ram_restrict_zm_reg_group  },
3698         { "INIT_COPY_ZM_REG"                  , 0x90, init_copy_zm_reg                },
3699         { "INIT_ZM_REG_GROUP_ADDRESS_LATCHED" , 0x91, init_zm_reg_group_addr_latched  },
3700         { "INIT_RESERVED"                     , 0x92, init_reserved                   },
3701         { "INIT_96"                           , 0x96, init_96                         },
3702         { "INIT_97"                           , 0x97, init_97                         },
3703         { "INIT_AUXCH"                        , 0x98, init_auxch                      },
3704         { "INIT_ZM_AUXCH"                     , 0x99, init_zm_auxch                   },
3705         { "INIT_I2C_LONG_IF"                  , 0x9A, init_i2c_long_if                },
3706         { NULL                                , 0   , NULL                            }
3707 };
3708
3709 #define MAX_TABLE_OPS 1000
3710
3711 static int
3712 parse_init_table(struct nvbios *bios, unsigned int offset,
3713                  struct init_exec *iexec)
3714 {
3715         /*
3716          * Parses all commands in an init table.
3717          *
3718          * We start out executing all commands found in the init table. Some
3719          * opcodes may change the status of iexec->execute to SKIP, which will
3720          * cause the following opcodes to perform no operation until the value
3721          * is changed back to EXECUTE.
3722          */
3723
3724         int count = 0, i, ret;
3725         uint8_t id;
3726
3727         /*
3728          * Loop until INIT_DONE causes us to break out of the loop
3729          * (or until offset > bios length just in case... )
3730          * (and no more than MAX_TABLE_OPS iterations, just in case... )
3731          */
3732         while ((offset < bios->length) && (count++ < MAX_TABLE_OPS)) {
3733                 id = bios->data[offset];
3734
3735                 /* Find matching id in itbl_entry */
3736                 for (i = 0; itbl_entry[i].name && (itbl_entry[i].id != id); i++)
3737                         ;
3738
3739                 if (!itbl_entry[i].name) {
3740                         NV_ERROR(bios->dev,
3741                                  "0x%04X: Init table command not found: "
3742                                  "0x%02X\n", offset, id);
3743                         return -ENOENT;
3744                 }
3745
3746                 BIOSLOG(bios, "0x%04X: [ (0x%02X) - %s ]\n", offset,
3747                         itbl_entry[i].id, itbl_entry[i].name);
3748
3749                 /* execute eventual command handler */
3750                 ret = (*itbl_entry[i].handler)(bios, offset, iexec);
3751                 if (ret < 0) {
3752                         NV_ERROR(bios->dev, "0x%04X: Failed parsing init "
3753                                  "table opcode: %s %d\n", offset,
3754                                  itbl_entry[i].name, ret);
3755                 }
3756
3757                 if (ret <= 0)
3758                         break;
3759
3760                 /*
3761                  * Add the offset of the current command including all data
3762                  * of that command. The offset will then be pointing on the
3763                  * next op code.
3764                  */
3765                 offset += ret;
3766         }
3767
3768         if (offset >= bios->length)
3769                 NV_WARN(bios->dev,
3770                         "Offset 0x%04X greater than known bios image length.  "
3771                         "Corrupt image?\n", offset);
3772         if (count >= MAX_TABLE_OPS)
3773                 NV_WARN(bios->dev,
3774                         "More than %d opcodes to a table is unlikely, "
3775                         "is the bios image corrupt?\n", MAX_TABLE_OPS);
3776
3777         return 0;
3778 }
3779
3780 static void
3781 parse_init_tables(struct nvbios *bios)
3782 {
3783         /* Loops and calls parse_init_table() for each present table. */
3784
3785         int i = 0;
3786         uint16_t table;
3787         struct init_exec iexec = {true, false};
3788
3789         if (bios->old_style_init) {
3790                 if (bios->init_script_tbls_ptr)
3791                         parse_init_table(bios, bios->init_script_tbls_ptr, &iexec);
3792                 if (bios->extra_init_script_tbl_ptr)
3793                         parse_init_table(bios, bios->extra_init_script_tbl_ptr, &iexec);
3794
3795                 return;
3796         }
3797
3798         while ((table = ROM16(bios->data[bios->init_script_tbls_ptr + i]))) {
3799                 NV_INFO(bios->dev,
3800                         "Parsing VBIOS init table %d at offset 0x%04X\n",
3801                         i / 2, table);
3802                 BIOSLOG(bios, "0x%04X: ------ Executing following commands ------\n", table);
3803
3804                 parse_init_table(bios, table, &iexec);
3805                 i += 2;
3806         }
3807 }
3808
3809 static uint16_t clkcmptable(struct nvbios *bios, uint16_t clktable, int pxclk)
3810 {
3811         int compare_record_len, i = 0;
3812         uint16_t compareclk, scriptptr = 0;
3813
3814         if (bios->major_version < 5) /* pre BIT */
3815                 compare_record_len = 3;
3816         else
3817                 compare_record_len = 4;
3818
3819         do {
3820                 compareclk = ROM16(bios->data[clktable + compare_record_len * i]);
3821                 if (pxclk >= compareclk * 10) {
3822                         if (bios->major_version < 5) {
3823                                 uint8_t tmdssub = bios->data[clktable + 2 + compare_record_len * i];
3824                                 scriptptr = ROM16(bios->data[bios->init_script_tbls_ptr + tmdssub * 2]);
3825                         } else
3826                                 scriptptr = ROM16(bios->data[clktable + 2 + compare_record_len * i]);
3827                         break;
3828                 }
3829                 i++;
3830         } while (compareclk);
3831
3832         return scriptptr;
3833 }
3834
3835 static void
3836 run_digital_op_script(struct drm_device *dev, uint16_t scriptptr,
3837                       struct dcb_entry *dcbent, int head, bool dl)
3838 {
3839         struct drm_nouveau_private *dev_priv = dev->dev_private;
3840         struct nvbios *bios = &dev_priv->vbios;
3841         struct init_exec iexec = {true, false};
3842
3843         NV_TRACE(dev, "0x%04X: Parsing digital output script table\n",
3844                  scriptptr);
3845         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_44,
3846                        head ? NV_CIO_CRE_44_HEADB : NV_CIO_CRE_44_HEADA);
3847         /* note: if dcb entries have been merged, index may be misleading */
3848         NVWriteVgaCrtc5758(dev, head, 0, dcbent->index);
3849         parse_init_table(bios, scriptptr, &iexec);
3850
3851         nv04_dfp_bind_head(dev, dcbent, head, dl);
3852 }
3853
3854 static int call_lvds_manufacturer_script(struct drm_device *dev, struct dcb_entry *dcbent, int head, enum LVDS_script script)
3855 {
3856         struct drm_nouveau_private *dev_priv = dev->dev_private;
3857         struct nvbios *bios = &dev_priv->vbios;
3858         uint8_t sub = bios->data[bios->fp.xlated_entry + script] + (bios->fp.link_c_increment && dcbent->or & OUTPUT_C ? 1 : 0);
3859         uint16_t scriptofs = ROM16(bios->data[bios->init_script_tbls_ptr + sub * 2]);
3860
3861         if (!bios->fp.xlated_entry || !sub || !scriptofs)
3862                 return -EINVAL;
3863
3864         run_digital_op_script(dev, scriptofs, dcbent, head, bios->fp.dual_link);
3865
3866         if (script == LVDS_PANEL_OFF) {
3867                 /* off-on delay in ms */
3868                 msleep(ROM16(bios->data[bios->fp.xlated_entry + 7]));
3869         }
3870 #ifdef __powerpc__
3871         /* Powerbook specific quirks */
3872         if ((dev->pci_device & 0xffff) == 0x0179 ||
3873             (dev->pci_device & 0xffff) == 0x0189 ||
3874             (dev->pci_device & 0xffff) == 0x0329) {
3875                 if (script == LVDS_RESET) {
3876                         nv_write_tmds(dev, dcbent->or, 0, 0x02, 0x72);
3877
3878                 } else if (script == LVDS_PANEL_ON) {
3879                         bios_wr32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL,
3880                                   bios_rd32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL)
3881                                   | (1 << 31));
3882                         bios_wr32(bios, NV_PCRTC_GPIO_EXT,
3883                                   bios_rd32(bios, NV_PCRTC_GPIO_EXT) | 1);
3884
3885                 } else if (script == LVDS_PANEL_OFF) {
3886                         bios_wr32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL,
3887                                   bios_rd32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL)
3888                                   & ~(1 << 31));
3889                         bios_wr32(bios, NV_PCRTC_GPIO_EXT,
3890                                   bios_rd32(bios, NV_PCRTC_GPIO_EXT) & ~3);
3891                 }
3892         }
3893 #endif
3894
3895         return 0;
3896 }
3897
3898 static int run_lvds_table(struct drm_device *dev, struct dcb_entry *dcbent, int head, enum LVDS_script script, int pxclk)
3899 {
3900         /*
3901          * The BIT LVDS table's header has the information to setup the
3902          * necessary registers. Following the standard 4 byte header are:
3903          * A bitmask byte and a dual-link transition pxclk value for use in
3904          * selecting the init script when not using straps; 4 script pointers
3905          * for panel power, selected by output and on/off; and 8 table pointers
3906          * for panel init, the needed one determined by output, and bits in the
3907          * conf byte. These tables are similar to the TMDS tables, consisting
3908          * of a list of pxclks and script pointers.
3909          */
3910         struct drm_nouveau_private *dev_priv = dev->dev_private;
3911         struct nvbios *bios = &dev_priv->vbios;
3912         unsigned int outputset = (dcbent->or == 4) ? 1 : 0;
3913         uint16_t scriptptr = 0, clktable;
3914
3915         /*
3916          * For now we assume version 3.0 table - g80 support will need some
3917          * changes
3918          */
3919
3920         switch (script) {
3921         case LVDS_INIT:
3922                 return -ENOSYS;
3923         case LVDS_BACKLIGHT_ON:
3924         case LVDS_PANEL_ON:
3925                 scriptptr = ROM16(bios->data[bios->fp.lvdsmanufacturerpointer + 7 + outputset * 2]);
3926                 break;
3927         case LVDS_BACKLIGHT_OFF:
3928         case LVDS_PANEL_OFF:
3929                 scriptptr = ROM16(bios->data[bios->fp.lvdsmanufacturerpointer + 11 + outputset * 2]);
3930                 break;
3931         case LVDS_RESET:
3932                 clktable = bios->fp.lvdsmanufacturerpointer + 15;
3933                 if (dcbent->or == 4)
3934                         clktable += 8;
3935
3936                 if (dcbent->lvdsconf.use_straps_for_mode) {
3937                         if (bios->fp.dual_link)
3938                                 clktable += 4;
3939                         if (bios->fp.if_is_24bit)
3940                                 clktable += 2;
3941                 } else {
3942                         /* using EDID */
3943                         int cmpval_24bit = (dcbent->or == 4) ? 4 : 1;
3944
3945                         if (bios->fp.dual_link) {
3946                                 clktable += 4;
3947                                 cmpval_24bit <<= 1;
3948                         }
3949
3950                         if (bios->fp.strapless_is_24bit & cmpval_24bit)
3951                                 clktable += 2;
3952                 }
3953
3954                 clktable = ROM16(bios->data[clktable]);
3955                 if (!clktable) {
3956                         NV_ERROR(dev, "Pixel clock comparison table not found\n");
3957                         return -ENOENT;
3958                 }
3959                 scriptptr = clkcmptable(bios, clktable, pxclk);
3960         }
3961
3962         if (!scriptptr) {
3963                 NV_ERROR(dev, "LVDS output init script not found\n");
3964                 return -ENOENT;
3965         }
3966         run_digital_op_script(dev, scriptptr, dcbent, head, bios->fp.dual_link);
3967
3968         return 0;
3969 }
3970
3971 int call_lvds_script(struct drm_device *dev, struct dcb_entry *dcbent, int head, enum LVDS_script script, int pxclk)
3972 {
3973         /*
3974          * LVDS operations are multiplexed in an effort to present a single API
3975          * which works with two vastly differing underlying structures.
3976          * This acts as the demux
3977          */
3978
3979         struct drm_nouveau_private *dev_priv = dev->dev_private;
3980         struct nvbios *bios = &dev_priv->vbios;
3981         uint8_t lvds_ver = bios->data[bios->fp.lvdsmanufacturerpointer];
3982         uint32_t sel_clk_binding, sel_clk;
3983         int ret;
3984
3985         if (bios->fp.last_script_invoc == (script << 1 | head) || !lvds_ver ||
3986             (lvds_ver >= 0x30 && script == LVDS_INIT))
3987                 return 0;
3988
3989         if (!bios->fp.lvds_init_run) {
3990                 bios->fp.lvds_init_run = true;
3991                 call_lvds_script(dev, dcbent, head, LVDS_INIT, pxclk);
3992         }
3993
3994         if (script == LVDS_PANEL_ON && bios->fp.reset_after_pclk_change)
3995                 call_lvds_script(dev, dcbent, head, LVDS_RESET, pxclk);
3996         if (script == LVDS_RESET && bios->fp.power_off_for_reset)
3997                 call_lvds_script(dev, dcbent, head, LVDS_PANEL_OFF, pxclk);
3998
3999         NV_TRACE(dev, "Calling LVDS script %d:\n", script);
4000
4001         /* don't let script change pll->head binding */
4002         sel_clk_binding = bios_rd32(bios, NV_PRAMDAC_SEL_CLK) & 0x50000;
4003
4004         if (lvds_ver < 0x30)
4005                 ret = call_lvds_manufacturer_script(dev, dcbent, head, script);
4006         else
4007                 ret = run_lvds_table(dev, dcbent, head, script, pxclk);
4008
4009         bios->fp.last_script_invoc = (script << 1 | head);
4010
4011         sel_clk = NVReadRAMDAC(dev, 0, NV_PRAMDAC_SEL_CLK) & ~0x50000;
4012         NVWriteRAMDAC(dev, 0, NV_PRAMDAC_SEL_CLK, sel_clk | sel_clk_binding);
4013         /* some scripts set a value in NV_PBUS_POWERCTRL_2 and break video overlay */
4014         nvWriteMC(dev, NV_PBUS_POWERCTRL_2, 0);
4015
4016         return ret;
4017 }
4018
4019 struct lvdstableheader {
4020         uint8_t lvds_ver, headerlen, recordlen;
4021 };
4022
4023 static int parse_lvds_manufacturer_table_header(struct drm_device *dev, struct nvbios *bios, struct lvdstableheader *lth)
4024 {
4025         /*
4026          * BMP version (0xa) LVDS table has a simple header of version and
4027          * record length. The BIT LVDS table has the typical BIT table header:
4028          * version byte, header length byte, record length byte, and a byte for
4029          * the maximum number of records that can be held in the table.
4030          */
4031
4032         uint8_t lvds_ver, headerlen, recordlen;
4033
4034         memset(lth, 0, sizeof(struct lvdstableheader));
4035
4036         if (bios->fp.lvdsmanufacturerpointer == 0x0) {
4037                 NV_ERROR(dev, "Pointer to LVDS manufacturer table invalid\n");
4038                 return -EINVAL;
4039         }
4040
4041         lvds_ver = bios->data[bios->fp.lvdsmanufacturerpointer];
4042
4043         switch (lvds_ver) {
4044         case 0x0a:      /* pre NV40 */
4045                 headerlen = 2;
4046                 recordlen = bios->data[bios->fp.lvdsmanufacturerpointer + 1];
4047                 break;
4048         case 0x30:      /* NV4x */
4049                 headerlen = bios->data[bios->fp.lvdsmanufacturerpointer + 1];
4050                 if (headerlen < 0x1f) {
4051                         NV_ERROR(dev, "LVDS table header not understood\n");
4052                         return -EINVAL;
4053                 }
4054                 recordlen = bios->data[bios->fp.lvdsmanufacturerpointer + 2];
4055                 break;
4056         case 0x40:      /* G80/G90 */
4057                 headerlen = bios->data[bios->fp.lvdsmanufacturerpointer + 1];
4058                 if (headerlen < 0x7) {
4059                         NV_ERROR(dev, "LVDS table header not understood\n");
4060                         return -EINVAL;
4061                 }
4062                 recordlen = bios->data[bios->fp.lvdsmanufacturerpointer + 2];
4063                 break;
4064         default:
4065                 NV_ERROR(dev,
4066                          "LVDS table revision %d.%d not currently supported\n",
4067                          lvds_ver >> 4, lvds_ver & 0xf);
4068                 return -ENOSYS;
4069         }
4070
4071         lth->lvds_ver = lvds_ver;
4072         lth->headerlen = headerlen;
4073         lth->recordlen = recordlen;
4074
4075         return 0;
4076 }
4077
4078 static int
4079 get_fp_strap(struct drm_device *dev, struct nvbios *bios)
4080 {
4081         struct drm_nouveau_private *dev_priv = dev->dev_private;
4082
4083         /*
4084          * The fp strap is normally dictated by the "User Strap" in
4085          * PEXTDEV_BOOT_0[20:16], but on BMP cards when bit 2 of the
4086          * Internal_Flags struct at 0x48 is set, the user strap gets overriden
4087          * by the PCI subsystem ID during POST, but not before the previous user
4088          * strap has been committed to CR58 for CR57=0xf on head A, which may be
4089          * read and used instead
4090          */
4091
4092         if (bios->major_version < 5 && bios->data[0x48] & 0x4)
4093                 return NVReadVgaCrtc5758(dev, 0, 0xf) & 0xf;
4094
4095         if (dev_priv->card_type >= NV_50)
4096                 return (bios_rd32(bios, NV_PEXTDEV_BOOT_0) >> 24) & 0xf;
4097         else
4098                 return (bios_rd32(bios, NV_PEXTDEV_BOOT_0) >> 16) & 0xf;
4099 }
4100
4101 static int parse_fp_mode_table(struct drm_device *dev, struct nvbios *bios)
4102 {
4103         uint8_t *fptable;
4104         uint8_t fptable_ver, headerlen = 0, recordlen, fpentries = 0xf, fpindex;
4105         int ret, ofs, fpstrapping;
4106         struct lvdstableheader lth;
4107
4108         if (bios->fp.fptablepointer == 0x0) {
4109                 /* Apple cards don't have the fp table; the laptops use DDC */
4110                 /* The table is also missing on some x86 IGPs */
4111 #ifndef __powerpc__
4112                 NV_ERROR(dev, "Pointer to flat panel table invalid\n");
4113 #endif
4114                 bios->digital_min_front_porch = 0x4b;
4115                 return 0;
4116         }
4117
4118         fptable = &bios->data[bios->fp.fptablepointer];
4119         fptable_ver = fptable[0];
4120
4121         switch (fptable_ver) {
4122         /*
4123          * BMP version 0x5.0x11 BIOSen have version 1 like tables, but no
4124          * version field, and miss one of the spread spectrum/PWM bytes.
4125          * This could affect early GF2Go parts (not seen any appropriate ROMs
4126          * though). Here we assume that a version of 0x05 matches this case
4127          * (combining with a BMP version check would be better), as the
4128          * common case for the panel type field is 0x0005, and that is in
4129          * fact what we are reading the first byte of.
4130          */
4131         case 0x05:      /* some NV10, 11, 15, 16 */
4132                 recordlen = 42;
4133                 ofs = -1;
4134                 break;
4135         case 0x10:      /* some NV15/16, and NV11+ */
4136                 recordlen = 44;
4137                 ofs = 0;
4138                 break;
4139         case 0x20:      /* NV40+ */
4140                 headerlen = fptable[1];
4141                 recordlen = fptable[2];
4142                 fpentries = fptable[3];
4143                 /*
4144                  * fptable[4] is the minimum
4145                  * RAMDAC_FP_HCRTC -> RAMDAC_FP_HSYNC_START gap
4146                  */
4147                 bios->digital_min_front_porch = fptable[4];
4148                 ofs = -7;
4149                 break;
4150         default:
4151                 NV_ERROR(dev,
4152                          "FP table revision %d.%d not currently supported\n",
4153                          fptable_ver >> 4, fptable_ver & 0xf);
4154                 return -ENOSYS;
4155         }
4156
4157         if (!bios->is_mobile) /* !mobile only needs digital_min_front_porch */
4158                 return 0;
4159
4160         ret = parse_lvds_manufacturer_table_header(dev, bios, &lth);
4161         if (ret)
4162                 return ret;
4163
4164         if (lth.lvds_ver == 0x30 || lth.lvds_ver == 0x40) {
4165                 bios->fp.fpxlatetableptr = bios->fp.lvdsmanufacturerpointer +
4166                                                         lth.headerlen + 1;
4167                 bios->fp.xlatwidth = lth.recordlen;
4168         }
4169         if (bios->fp.fpxlatetableptr == 0x0) {
4170                 NV_ERROR(dev, "Pointer to flat panel xlat table invalid\n");
4171                 return -EINVAL;
4172         }
4173
4174         fpstrapping = get_fp_strap(dev, bios);
4175
4176         fpindex = bios->data[bios->fp.fpxlatetableptr +
4177                                         fpstrapping * bios->fp.xlatwidth];
4178
4179         if (fpindex > fpentries) {
4180                 NV_ERROR(dev, "Bad flat panel table index\n");
4181                 return -ENOENT;
4182         }
4183
4184         /* nv4x cards need both a strap value and fpindex of 0xf to use DDC */
4185         if (lth.lvds_ver > 0x10)
4186                 bios->fp_no_ddc = fpstrapping != 0xf || fpindex != 0xf;
4187
4188         /*
4189          * If either the strap or xlated fpindex value are 0xf there is no
4190          * panel using a strap-derived bios mode present.  this condition
4191          * includes, but is different from, the DDC panel indicator above
4192          */
4193         if (fpstrapping == 0xf || fpindex == 0xf)
4194                 return 0;
4195
4196         bios->fp.mode_ptr = bios->fp.fptablepointer + headerlen +
4197                             recordlen * fpindex + ofs;
4198
4199         NV_TRACE(dev, "BIOS FP mode: %dx%d (%dkHz pixel clock)\n",
4200                  ROM16(bios->data[bios->fp.mode_ptr + 11]) + 1,
4201                  ROM16(bios->data[bios->fp.mode_ptr + 25]) + 1,
4202                  ROM16(bios->data[bios->fp.mode_ptr + 7]) * 10);
4203
4204         return 0;
4205 }
4206
4207 bool nouveau_bios_fp_mode(struct drm_device *dev, struct drm_display_mode *mode)
4208 {
4209         struct drm_nouveau_private *dev_priv = dev->dev_private;
4210         struct nvbios *bios = &dev_priv->vbios;
4211         uint8_t *mode_entry = &bios->data[bios->fp.mode_ptr];
4212
4213         if (!mode)      /* just checking whether we can produce a mode */
4214                 return bios->fp.mode_ptr;
4215
4216         memset(mode, 0, sizeof(struct drm_display_mode));
4217         /*
4218          * For version 1.0 (version in byte 0):
4219          * bytes 1-2 are "panel type", including bits on whether Colour/mono,
4220          * single/dual link, and type (TFT etc.)
4221          * bytes 3-6 are bits per colour in RGBX
4222          */
4223         mode->clock = ROM16(mode_entry[7]) * 10;
4224         /* bytes 9-10 is HActive */
4225         mode->hdisplay = ROM16(mode_entry[11]) + 1;
4226         /*
4227          * bytes 13-14 is HValid Start
4228          * bytes 15-16 is HValid End
4229          */
4230         mode->hsync_start = ROM16(mode_entry[17]) + 1;
4231         mode->hsync_end = ROM16(mode_entry[19]) + 1;
4232         mode->htotal = ROM16(mode_entry[21]) + 1;
4233         /* bytes 23-24, 27-30 similarly, but vertical */
4234         mode->vdisplay = ROM16(mode_entry[25]) + 1;
4235         mode->vsync_start = ROM16(mode_entry[31]) + 1;
4236         mode->vsync_end = ROM16(mode_entry[33]) + 1;
4237         mode->vtotal = ROM16(mode_entry[35]) + 1;
4238         mode->flags |= (mode_entry[37] & 0x10) ?
4239                         DRM_MODE_FLAG_PHSYNC : DRM_MODE_FLAG_NHSYNC;
4240         mode->flags |= (mode_entry[37] & 0x1) ?
4241                         DRM_MODE_FLAG_PVSYNC : DRM_MODE_FLAG_NVSYNC;
4242         /*
4243          * bytes 38-39 relate to spread spectrum settings
4244          * bytes 40-43 are something to do with PWM
4245          */
4246
4247         mode->status = MODE_OK;
4248         mode->type = DRM_MODE_TYPE_DRIVER | DRM_MODE_TYPE_PREFERRED;
4249         drm_mode_set_name(mode);
4250         return bios->fp.mode_ptr;
4251 }
4252
4253 int nouveau_bios_parse_lvds_table(struct drm_device *dev, int pxclk, bool *dl, bool *if_is_24bit)
4254 {
4255         /*
4256          * The LVDS table header is (mostly) described in
4257          * parse_lvds_manufacturer_table_header(): the BIT header additionally
4258          * contains the dual-link transition pxclk (in 10s kHz), at byte 5 - if
4259          * straps are not being used for the panel, this specifies the frequency
4260          * at which modes should be set up in the dual link style.
4261          *
4262          * Following the header, the BMP (ver 0xa) table has several records,
4263          * indexed by a separate xlat table, indexed in turn by the fp strap in
4264          * EXTDEV_BOOT. Each record had a config byte, followed by 6 script
4265          * numbers for use by INIT_SUB which controlled panel init and power,
4266          * and finally a dword of ms to sleep between power off and on
4267          * operations.
4268          *
4269          * In the BIT versions, the table following the header serves as an
4270          * integrated config and xlat table: the records in the table are
4271          * indexed by the FP strap nibble in EXTDEV_BOOT, and each record has
4272          * two bytes - the first as a config byte, the second for indexing the
4273          * fp mode table pointed to by the BIT 'D' table
4274          *
4275          * DDC is not used until after card init, so selecting the correct table
4276          * entry and setting the dual link flag for EDID equipped panels,
4277          * requiring tests against the native-mode pixel clock, cannot be done
4278          * until later, when this function should be called with non-zero pxclk
4279          */
4280         struct drm_nouveau_private *dev_priv = dev->dev_private;
4281         struct nvbios *bios = &dev_priv->vbios;
4282         int fpstrapping = get_fp_strap(dev, bios), lvdsmanufacturerindex = 0;
4283         struct lvdstableheader lth;
4284         uint16_t lvdsofs;
4285         int ret, chip_version = bios->chip_version;
4286
4287         ret = parse_lvds_manufacturer_table_header(dev, bios, &lth);
4288         if (ret)
4289                 return ret;
4290
4291         switch (lth.lvds_ver) {
4292         case 0x0a:      /* pre NV40 */
4293                 lvdsmanufacturerindex = bios->data[
4294                                         bios->fp.fpxlatemanufacturertableptr +
4295                                         fpstrapping];
4296
4297                 /* we're done if this isn't the EDID panel case */
4298                 if (!pxclk)
4299                         break;
4300
4301                 if (chip_version < 0x25) {
4302                         /* nv17 behaviour
4303                          *
4304                          * It seems the old style lvds script pointer is reused
4305                          * to select 18/24 bit colour depth for EDID panels.
4306                          */
4307                         lvdsmanufacturerindex =
4308                                 (bios->legacy.lvds_single_a_script_ptr & 1) ?
4309                                                                         2 : 0;
4310                         if (pxclk >= bios->fp.duallink_transition_clk)
4311                                 lvdsmanufacturerindex++;
4312                 } else if (chip_version < 0x30) {
4313                         /* nv28 behaviour (off-chip encoder)
4314                          *
4315                          * nv28 does a complex dance of first using byte 121 of
4316                          * the EDID to choose the lvdsmanufacturerindex, then
4317                          * later attempting to match the EDID manufacturer and
4318                          * product IDs in a table (signature 'pidt' (panel id
4319                          * table?)), setting an lvdsmanufacturerindex of 0 and
4320                          * an fp strap of the match index (or 0xf if none)
4321                          */
4322                         lvdsmanufacturerindex = 0;
4323                 } else {
4324                         /* nv31, nv34 behaviour */
4325                         lvdsmanufacturerindex = 0;
4326                         if (pxclk >= bios->fp.duallink_transition_clk)
4327                                 lvdsmanufacturerindex = 2;
4328                         if (pxclk >= 140000)
4329                                 lvdsmanufacturerindex = 3;
4330                 }
4331
4332                 /*
4333                  * nvidia set the high nibble of (cr57=f, cr58) to
4334                  * lvdsmanufacturerindex in this case; we don't
4335                  */
4336                 break;
4337         case 0x30:      /* NV4x */
4338         case 0x40:      /* G80/G90 */
4339                 lvdsmanufacturerindex = fpstrapping;
4340                 break;
4341         default:
4342                 NV_ERROR(dev, "LVDS table revision not currently supported\n");
4343                 return -ENOSYS;
4344         }
4345
4346         lvdsofs = bios->fp.xlated_entry = bios->fp.lvdsmanufacturerpointer + lth.headerlen + lth.recordlen * lvdsmanufacturerindex;
4347         switch (lth.lvds_ver) {
4348         case 0x0a:
4349                 bios->fp.power_off_for_reset = bios->data[lvdsofs] & 1;
4350                 bios->fp.reset_after_pclk_change = bios->data[lvdsofs] & 2;
4351                 bios->fp.dual_link = bios->data[lvdsofs] & 4;
4352                 bios->fp.link_c_increment = bios->data[lvdsofs] & 8;
4353                 *if_is_24bit = bios->data[lvdsofs] & 16;
4354                 break;
4355         case 0x30:
4356         case 0x40:
4357                 /*
4358                  * No sign of the "power off for reset" or "reset for panel
4359                  * on" bits, but it's safer to assume we should
4360                  */
4361                 bios->fp.power_off_for_reset = true;
4362                 bios->fp.reset_after_pclk_change = true;
4363
4364                 /*
4365                  * It's ok lvdsofs is wrong for nv4x edid case; dual_link is
4366                  * over-written, and if_is_24bit isn't used
4367                  */
4368                 bios->fp.dual_link = bios->data[lvdsofs] & 1;
4369                 bios->fp.if_is_24bit = bios->data[lvdsofs] & 2;
4370                 bios->fp.strapless_is_24bit = bios->data[bios->fp.lvdsmanufacturerpointer + 4];
4371                 bios->fp.duallink_transition_clk = ROM16(bios->data[bios->fp.lvdsmanufacturerpointer + 5]) * 10;
4372                 break;
4373         }
4374
4375         /* Dell Latitude D620 reports a too-high value for the dual-link
4376          * transition freq, causing us to program the panel incorrectly.
4377          *
4378          * It doesn't appear the VBIOS actually uses its transition freq
4379          * (90000kHz), instead it uses the "Number of LVDS channels" field
4380          * out of the panel ID structure (http://www.spwg.org/).
4381          *
4382          * For the moment, a quirk will do :)
4383          */
4384         if ((dev->pdev->device == 0x01d7) &&
4385             (dev->pdev->subsystem_vendor == 0x1028) &&
4386             (dev->pdev->subsystem_device == 0x01c2)) {
4387                 bios->fp.duallink_transition_clk = 80000;
4388         }
4389
4390         /* set dual_link flag for EDID case */
4391         if (pxclk && (chip_version < 0x25 || chip_version > 0x28))
4392                 bios->fp.dual_link = (pxclk >= bios->fp.duallink_transition_clk);
4393
4394         *dl = bios->fp.dual_link;
4395
4396         return 0;
4397 }
4398
4399 static uint8_t *
4400 bios_output_config_match(struct drm_device *dev, struct dcb_entry *dcbent,
4401                          uint16_t record, int record_len, int record_nr,
4402                          bool match_link)
4403 {
4404         struct drm_nouveau_private *dev_priv = dev->dev_private;
4405         struct nvbios *bios = &dev_priv->vbios;
4406         uint32_t entry;
4407         uint16_t table;
4408         int i, v;
4409
4410         switch (dcbent->type) {
4411         case OUTPUT_TMDS:
4412         case OUTPUT_LVDS:
4413         case OUTPUT_DP:
4414                 break;
4415         default:
4416                 match_link = false;
4417                 break;
4418         }
4419
4420         for (i = 0; i < record_nr; i++, record += record_len) {
4421                 table = ROM16(bios->data[record]);
4422                 if (!table)
4423                         continue;
4424                 entry = ROM32(bios->data[table]);
4425
4426                 if (match_link) {
4427                         v = (entry & 0x00c00000) >> 22;
4428                         if (!(v & dcbent->sorconf.link))
4429                                 continue;
4430                 }
4431
4432                 v = (entry & 0x000f0000) >> 16;
4433                 if (!(v & dcbent->or))
4434                         continue;
4435
4436                 v = (entry & 0x000000f0) >> 4;
4437                 if (v != dcbent->location)
4438                         continue;
4439
4440                 v = (entry & 0x0000000f);
4441                 if (v != dcbent->type)
4442                         continue;
4443
4444                 return &bios->data[table];
4445         }
4446
4447         return NULL;
4448 }
4449
4450 void *
4451 nouveau_bios_dp_table(struct drm_device *dev, struct dcb_entry *dcbent,
4452                       int *length)
4453 {
4454         struct drm_nouveau_private *dev_priv = dev->dev_private;
4455         struct nvbios *bios = &dev_priv->vbios;
4456         uint8_t *table;
4457
4458         if (!bios->display.dp_table_ptr) {
4459                 NV_ERROR(dev, "No pointer to DisplayPort table\n");
4460                 return NULL;
4461         }
4462         table = &bios->data[bios->display.dp_table_ptr];
4463
4464         if (table[0] != 0x20 && table[0] != 0x21) {
4465                 NV_ERROR(dev, "DisplayPort table version 0x%02x unknown\n",
4466                          table[0]);
4467                 return NULL;
4468         }
4469
4470         *length = table[4];
4471         return bios_output_config_match(dev, dcbent,
4472                                         bios->display.dp_table_ptr + table[1],
4473                                         table[2], table[3], table[0] >= 0x21);
4474 }
4475
4476 int
4477 nouveau_bios_run_display_table(struct drm_device *dev, struct dcb_entry *dcbent,
4478                                uint32_t sub, int pxclk)
4479 {
4480         /*
4481          * The display script table is located by the BIT 'U' table.
4482          *
4483          * It contains an array of pointers to various tables describing
4484          * a particular output type.  The first 32-bits of the output
4485          * tables contains similar information to a DCB entry, and is
4486          * used to decide whether that particular table is suitable for
4487          * the output you want to access.
4488          *
4489          * The "record header length" field here seems to indicate the
4490          * offset of the first configuration entry in the output tables.
4491          * This is 10 on most cards I've seen, but 12 has been witnessed
4492          * on DP cards, and there's another script pointer within the
4493          * header.
4494          *
4495          * offset + 0   ( 8 bits): version
4496          * offset + 1   ( 8 bits): header length
4497          * offset + 2   ( 8 bits): record length
4498          * offset + 3   ( 8 bits): number of records
4499          * offset + 4   ( 8 bits): record header length
4500          * offset + 5   (16 bits): pointer to first output script table
4501          */
4502
4503         struct drm_nouveau_private *dev_priv = dev->dev_private;
4504         struct nvbios *bios = &dev_priv->vbios;
4505         uint8_t *table = &bios->data[bios->display.script_table_ptr];
4506         uint8_t *otable = NULL;
4507         uint16_t script;
4508         int i = 0;
4509
4510         if (!bios->display.script_table_ptr) {
4511                 NV_ERROR(dev, "No pointer to output script table\n");
4512                 return 1;
4513         }
4514
4515         /*
4516          * Nothing useful has been in any of the pre-2.0 tables I've seen,
4517          * so until they are, we really don't need to care.
4518          */
4519         if (table[0] < 0x20)
4520                 return 1;
4521
4522         if (table[0] != 0x20 && table[0] != 0x21) {
4523                 NV_ERROR(dev, "Output script table version 0x%02x unknown\n",
4524                          table[0]);
4525                 return 1;
4526         }
4527
4528         /*
4529          * The output script tables describing a particular output type
4530          * look as follows:
4531          *
4532          * offset + 0   (32 bits): output this table matches (hash of DCB)
4533          * offset + 4   ( 8 bits): unknown
4534          * offset + 5   ( 8 bits): number of configurations
4535          * offset + 6   (16 bits): pointer to some script
4536          * offset + 8   (16 bits): pointer to some script
4537          *
4538          * headerlen == 10
4539          * offset + 10           : configuration 0
4540          *
4541          * headerlen == 12
4542          * offset + 10           : pointer to some script
4543          * offset + 12           : configuration 0
4544          *
4545          * Each config entry is as follows:
4546          *
4547          * offset + 0   (16 bits): unknown, assumed to be a match value
4548          * offset + 2   (16 bits): pointer to script table (clock set?)
4549          * offset + 4   (16 bits): pointer to script table (reset?)
4550          *
4551          * There doesn't appear to be a count value to say how many
4552          * entries exist in each script table, instead, a 0 value in
4553          * the first 16-bit word seems to indicate both the end of the
4554          * list and the default entry.  The second 16-bit word in the
4555          * script tables is a pointer to the script to execute.
4556          */
4557
4558         NV_DEBUG_KMS(dev, "Searching for output entry for %d %d %d\n",
4559                         dcbent->type, dcbent->location, dcbent->or);
4560         otable = bios_output_config_match(dev, dcbent, table[1] +
4561                                           bios->display.script_table_ptr,
4562                                           table[2], table[3], table[0] >= 0x21);
4563         if (!otable) {
4564                 NV_DEBUG_KMS(dev, "failed to match any output table\n");
4565                 return 1;
4566         }
4567
4568         if (pxclk < -2 || pxclk > 0) {
4569                 /* Try to find matching script table entry */
4570                 for (i = 0; i < otable[5]; i++) {
4571                         if (ROM16(otable[table[4] + i*6]) == sub)
4572                                 break;
4573                 }
4574
4575                 if (i == otable[5]) {
4576                         NV_ERROR(dev, "Table 0x%04x not found for %d/%d, "
4577                                       "using first\n",
4578                                  sub, dcbent->type, dcbent->or);
4579                         i = 0;
4580                 }
4581         }
4582
4583         if (pxclk == 0) {
4584                 script = ROM16(otable[6]);
4585                 if (!script) {
4586                         NV_DEBUG_KMS(dev, "output script 0 not found\n");
4587                         return 1;
4588                 }
4589
4590                 NV_DEBUG_KMS(dev, "0x%04X: parsing output script 0\n", script);
4591                 nouveau_bios_run_init_table(dev, script, dcbent);
4592         } else
4593         if (pxclk == -1) {
4594                 script = ROM16(otable[8]);
4595                 if (!script) {
4596                         NV_DEBUG_KMS(dev, "output script 1 not found\n");
4597                         return 1;
4598                 }
4599
4600                 NV_DEBUG_KMS(dev, "0x%04X: parsing output script 1\n", script);
4601                 nouveau_bios_run_init_table(dev, script, dcbent);
4602         } else
4603         if (pxclk == -2) {
4604                 if (table[4] >= 12)
4605                         script = ROM16(otable[10]);
4606                 else
4607                         script = 0;
4608                 if (!script) {
4609                         NV_DEBUG_KMS(dev, "output script 2 not found\n");
4610                         return 1;
4611                 }
4612
4613                 NV_DEBUG_KMS(dev, "0x%04X: parsing output script 2\n", script);
4614                 nouveau_bios_run_init_table(dev, script, dcbent);
4615         } else
4616         if (pxclk > 0) {
4617                 script = ROM16(otable[table[4] + i*6 + 2]);
4618                 if (script)
4619                         script = clkcmptable(bios, script, pxclk);
4620                 if (!script) {
4621                         NV_DEBUG_KMS(dev, "clock script 0 not found\n");
4622                         return 1;
4623                 }
4624
4625                 NV_DEBUG_KMS(dev, "0x%04X: parsing clock script 0\n", script);
4626                 nouveau_bios_run_init_table(dev, script, dcbent);
4627         } else
4628         if (pxclk < 0) {
4629                 script = ROM16(otable[table[4] + i*6 + 4]);
4630                 if (script)
4631                         script = clkcmptable(bios, script, -pxclk);
4632                 if (!script) {
4633                         NV_DEBUG_KMS(dev, "clock script 1 not found\n");
4634                         return 1;
4635                 }
4636
4637                 NV_DEBUG_KMS(dev, "0x%04X: parsing clock script 1\n", script);
4638                 nouveau_bios_run_init_table(dev, script, dcbent);
4639         }
4640
4641         return 0;
4642 }
4643
4644
4645 int run_tmds_table(struct drm_device *dev, struct dcb_entry *dcbent, int head, int pxclk)
4646 {
4647         /*
4648          * the pxclk parameter is in kHz
4649          *
4650          * This runs the TMDS regs setting code found on BIT bios cards
4651          *
4652          * For ffs(or) == 1 use the first table, for ffs(or) == 2 and
4653          * ffs(or) == 3, use the second.
4654          */
4655
4656         struct drm_nouveau_private *dev_priv = dev->dev_private;
4657         struct nvbios *bios = &dev_priv->vbios;
4658         int cv = bios->chip_version;
4659         uint16_t clktable = 0, scriptptr;
4660         uint32_t sel_clk_binding, sel_clk;
4661
4662         /* pre-nv17 off-chip tmds uses scripts, post nv17 doesn't */
4663         if (cv >= 0x17 && cv != 0x1a && cv != 0x20 &&
4664             dcbent->location != DCB_LOC_ON_CHIP)
4665                 return 0;
4666
4667         switch (ffs(dcbent->or)) {
4668         case 1:
4669                 clktable = bios->tmds.output0_script_ptr;
4670                 break;
4671         case 2:
4672         case 3:
4673                 clktable = bios->tmds.output1_script_ptr;
4674                 break;
4675         }
4676
4677         if (!clktable) {
4678                 NV_ERROR(dev, "Pixel clock comparison table not found\n");
4679                 return -EINVAL;
4680         }
4681
4682         scriptptr = clkcmptable(bios, clktable, pxclk);
4683
4684         if (!scriptptr) {
4685                 NV_ERROR(dev, "TMDS output init script not found\n");
4686                 return -ENOENT;
4687         }
4688
4689         /* don't let script change pll->head binding */
4690         sel_clk_binding = bios_rd32(bios, NV_PRAMDAC_SEL_CLK) & 0x50000;
4691         run_digital_op_script(dev, scriptptr, dcbent, head, pxclk >= 165000);
4692         sel_clk = NVReadRAMDAC(dev, 0, NV_PRAMDAC_SEL_CLK) & ~0x50000;
4693         NVWriteRAMDAC(dev, 0, NV_PRAMDAC_SEL_CLK, sel_clk | sel_clk_binding);
4694
4695         return 0;
4696 }
4697
4698 int get_pll_limits(struct drm_device *dev, uint32_t limit_match, struct pll_lims *pll_lim)
4699 {
4700         /*
4701          * PLL limits table
4702          *
4703          * Version 0x10: NV30, NV31
4704          * One byte header (version), one record of 24 bytes
4705          * Version 0x11: NV36 - Not implemented
4706          * Seems to have same record style as 0x10, but 3 records rather than 1
4707          * Version 0x20: Found on Geforce 6 cards
4708          * Trivial 4 byte BIT header. 31 (0x1f) byte record length
4709          * Version 0x21: Found on Geforce 7, 8 and some Geforce 6 cards
4710          * 5 byte header, fifth byte of unknown purpose. 35 (0x23) byte record
4711          * length in general, some (integrated) have an extra configuration byte
4712          * Version 0x30: Found on Geforce 8, separates the register mapping
4713          * from the limits tables.
4714          */
4715
4716         struct drm_nouveau_private *dev_priv = dev->dev_private;
4717         struct nvbios *bios = &dev_priv->vbios;
4718         int cv = bios->chip_version, pllindex = 0;
4719         uint8_t pll_lim_ver = 0, headerlen = 0, recordlen = 0, entries = 0;
4720         uint32_t crystal_strap_mask, crystal_straps;
4721
4722         if (!bios->pll_limit_tbl_ptr) {
4723                 if (cv == 0x30 || cv == 0x31 || cv == 0x35 || cv == 0x36 ||
4724                     cv >= 0x40) {
4725                         NV_ERROR(dev, "Pointer to PLL limits table invalid\n");
4726                         return -EINVAL;
4727                 }
4728         } else
4729                 pll_lim_ver = bios->data[bios->pll_limit_tbl_ptr];
4730
4731         crystal_strap_mask = 1 << 6;
4732         /* open coded dev->twoHeads test */
4733         if (cv > 0x10 && cv != 0x15 && cv != 0x1a && cv != 0x20)
4734                 crystal_strap_mask |= 1 << 22;
4735         crystal_straps = nvReadEXTDEV(dev, NV_PEXTDEV_BOOT_0) &
4736                                                         crystal_strap_mask;
4737
4738         switch (pll_lim_ver) {
4739         /*
4740          * We use version 0 to indicate a pre limit table bios (single stage
4741          * pll) and load the hard coded limits instead.
4742          */
4743         case 0:
4744                 break;
4745         case 0x10:
4746         case 0x11:
4747                 /*
4748                  * Strictly v0x11 has 3 entries, but the last two don't seem
4749                  * to get used.
4750                  */
4751                 headerlen = 1;
4752                 recordlen = 0x18;
4753                 entries = 1;
4754                 pllindex = 0;
4755                 break;
4756         case 0x20:
4757         case 0x21:
4758         case 0x30:
4759         case 0x40:
4760                 headerlen = bios->data[bios->pll_limit_tbl_ptr + 1];
4761                 recordlen = bios->data[bios->pll_limit_tbl_ptr + 2];
4762                 entries = bios->data[bios->pll_limit_tbl_ptr + 3];
4763                 break;
4764         default:
4765                 NV_ERROR(dev, "PLL limits table revision 0x%X not currently "
4766                                 "supported\n", pll_lim_ver);
4767                 return -ENOSYS;
4768         }
4769
4770         /* initialize all members to zero */
4771         memset(pll_lim, 0, sizeof(struct pll_lims));
4772
4773         if (pll_lim_ver == 0x10 || pll_lim_ver == 0x11) {
4774                 uint8_t *pll_rec = &bios->data[bios->pll_limit_tbl_ptr + headerlen + recordlen * pllindex];
4775
4776                 pll_lim->vco1.minfreq = ROM32(pll_rec[0]);
4777                 pll_lim->vco1.maxfreq = ROM32(pll_rec[4]);
4778                 pll_lim->vco2.minfreq = ROM32(pll_rec[8]);
4779                 pll_lim->vco2.maxfreq = ROM32(pll_rec[12]);
4780                 pll_lim->vco1.min_inputfreq = ROM32(pll_rec[16]);
4781                 pll_lim->vco2.min_inputfreq = ROM32(pll_rec[20]);
4782                 pll_lim->vco1.max_inputfreq = pll_lim->vco2.max_inputfreq = INT_MAX;
4783
4784                 /* these values taken from nv30/31/36 */
4785                 pll_lim->vco1.min_n = 0x1;
4786                 if (cv == 0x36)
4787                         pll_lim->vco1.min_n = 0x5;
4788                 pll_lim->vco1.max_n = 0xff;
4789                 pll_lim->vco1.min_m = 0x1;
4790                 pll_lim->vco1.max_m = 0xd;
4791                 pll_lim->vco2.min_n = 0x4;
4792                 /*
4793                  * On nv30, 31, 36 (i.e. all cards with two stage PLLs with this
4794                  * table version (apart from nv35)), N2 is compared to
4795                  * maxN2 (0x46) and 10 * maxM2 (0x4), so set maxN2 to 0x28 and
4796                  * save a comparison
4797                  */
4798                 pll_lim->vco2.max_n = 0x28;
4799                 if (cv == 0x30 || cv == 0x35)
4800                         /* only 5 bits available for N2 on nv30/35 */
4801                         pll_lim->vco2.max_n = 0x1f;
4802                 pll_lim->vco2.min_m = 0x1;
4803                 pll_lim->vco2.max_m = 0x4;
4804                 pll_lim->max_log2p = 0x7;
4805                 pll_lim->max_usable_log2p = 0x6;
4806         } else if (pll_lim_ver == 0x20 || pll_lim_ver == 0x21) {
4807                 uint16_t plloffs = bios->pll_limit_tbl_ptr + headerlen;
4808                 uint32_t reg = 0; /* default match */
4809                 uint8_t *pll_rec;
4810                 int i;
4811
4812                 /*
4813                  * First entry is default match, if nothing better. warn if
4814                  * reg field nonzero
4815                  */
4816                 if (ROM32(bios->data[plloffs]))
4817                         NV_WARN(dev, "Default PLL limit entry has non-zero "
4818                                        "register field\n");
4819
4820                 if (limit_match > MAX_PLL_TYPES)
4821                         /* we've been passed a reg as the match */
4822                         reg = limit_match;
4823                 else /* limit match is a pll type */
4824                         for (i = 1; i < entries && !reg; i++) {
4825                                 uint32_t cmpreg = ROM32(bios->data[plloffs + recordlen * i]);
4826
4827                                 if (limit_match == NVPLL &&
4828                                     (cmpreg == NV_PRAMDAC_NVPLL_COEFF || cmpreg == 0x4000))
4829                                         reg = cmpreg;
4830                                 if (limit_match == MPLL &&
4831                                     (cmpreg == NV_PRAMDAC_MPLL_COEFF || cmpreg == 0x4020))
4832                                         reg = cmpreg;
4833                                 if (limit_match == VPLL1 &&
4834                                     (cmpreg == NV_PRAMDAC_VPLL_COEFF || cmpreg == 0x4010))
4835                                         reg = cmpreg;
4836                                 if (limit_match == VPLL2 &&
4837                                     (cmpreg == NV_RAMDAC_VPLL2 || cmpreg == 0x4018))
4838                                         reg = cmpreg;
4839                         }
4840
4841                 for (i = 1; i < entries; i++)
4842                         if (ROM32(bios->data[plloffs + recordlen * i]) == reg) {
4843                                 pllindex = i;
4844                                 break;
4845                         }
4846
4847                 pll_rec = &bios->data[plloffs + recordlen * pllindex];
4848
4849                 BIOSLOG(bios, "Loading PLL limits for reg 0x%08x\n",
4850                         pllindex ? reg : 0);
4851
4852                 /*
4853                  * Frequencies are stored in tables in MHz, kHz are more
4854                  * useful, so we convert.
4855                  */
4856
4857                 /* What output frequencies can each VCO generate? */
4858                 pll_lim->vco1.minfreq = ROM16(pll_rec[4]) * 1000;
4859                 pll_lim->vco1.maxfreq = ROM16(pll_rec[6]) * 1000;
4860                 pll_lim->vco2.minfreq = ROM16(pll_rec[8]) * 1000;
4861                 pll_lim->vco2.maxfreq = ROM16(pll_rec[10]) * 1000;
4862
4863                 /* What input frequencies they accept (past the m-divider)? */
4864                 pll_lim->vco1.min_inputfreq = ROM16(pll_rec[12]) * 1000;
4865                 pll_lim->vco2.min_inputfreq = ROM16(pll_rec[14]) * 1000;
4866                 pll_lim->vco1.max_inputfreq = ROM16(pll_rec[16]) * 1000;
4867                 pll_lim->vco2.max_inputfreq = ROM16(pll_rec[18]) * 1000;
4868
4869                 /* What values are accepted as multiplier and divider? */
4870                 pll_lim->vco1.min_n = pll_rec[20];
4871                 pll_lim->vco1.max_n = pll_rec[21];
4872                 pll_lim->vco1.min_m = pll_rec[22];
4873                 pll_lim->vco1.max_m = pll_rec[23];
4874                 pll_lim->vco2.min_n = pll_rec[24];
4875                 pll_lim->vco2.max_n = pll_rec[25];
4876                 pll_lim->vco2.min_m = pll_rec[26];
4877                 pll_lim->vco2.max_m = pll_rec[27];
4878
4879                 pll_lim->max_usable_log2p = pll_lim->max_log2p = pll_rec[29];
4880                 if (pll_lim->max_log2p > 0x7)
4881                         /* pll decoding in nv_hw.c assumes never > 7 */
4882                         NV_WARN(dev, "Max log2 P value greater than 7 (%d)\n",
4883                                 pll_lim->max_log2p);
4884                 if (cv < 0x60)
4885                         pll_lim->max_usable_log2p = 0x6;
4886                 pll_lim->log2p_bias = pll_rec[30];
4887
4888                 if (recordlen > 0x22)
4889                         pll_lim->refclk = ROM32(pll_rec[31]);
4890
4891                 if (recordlen > 0x23 && pll_rec[35])
4892                         NV_WARN(dev,
4893                                 "Bits set in PLL configuration byte (%x)\n",
4894                                 pll_rec[35]);
4895
4896                 /* C51 special not seen elsewhere */
4897                 if (cv == 0x51 && !pll_lim->refclk) {
4898                         uint32_t sel_clk = bios_rd32(bios, NV_PRAMDAC_SEL_CLK);
4899
4900                         if (((limit_match == NV_PRAMDAC_VPLL_COEFF || limit_match == VPLL1) && sel_clk & 0x20) ||
4901                             ((limit_match == NV_RAMDAC_VPLL2 || limit_match == VPLL2) && sel_clk & 0x80)) {
4902                                 if (bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_CHIP_ID_INDEX) < 0xa3)
4903                                         pll_lim->refclk = 200000;
4904                                 else
4905                                         pll_lim->refclk = 25000;
4906                         }
4907                 }
4908         } else if (pll_lim_ver == 0x30) { /* ver 0x30 */
4909                 uint8_t *entry = &bios->data[bios->pll_limit_tbl_ptr + headerlen];
4910                 uint8_t *record = NULL;
4911                 int i;
4912
4913                 BIOSLOG(bios, "Loading PLL limits for register 0x%08x\n",
4914                         limit_match);
4915
4916                 for (i = 0; i < entries; i++, entry += recordlen) {
4917                         if (ROM32(entry[3]) == limit_match) {
4918                                 record = &bios->data[ROM16(entry[1])];
4919                                 break;
4920                         }
4921                 }
4922
4923                 if (!record) {
4924                         NV_ERROR(dev, "Register 0x%08x not found in PLL "
4925                                  "limits table", limit_match);
4926                         return -ENOENT;
4927                 }
4928
4929                 pll_lim->vco1.minfreq = ROM16(record[0]) * 1000;
4930                 pll_lim->vco1.maxfreq = ROM16(record[2]) * 1000;
4931                 pll_lim->vco2.minfreq = ROM16(record[4]) * 1000;
4932                 pll_lim->vco2.maxfreq = ROM16(record[6]) * 1000;
4933                 pll_lim->vco1.min_inputfreq = ROM16(record[8]) * 1000;
4934                 pll_lim->vco2.min_inputfreq = ROM16(record[10]) * 1000;
4935                 pll_lim->vco1.max_inputfreq = ROM16(record[12]) * 1000;
4936                 pll_lim->vco2.max_inputfreq = ROM16(record[14]) * 1000;
4937                 pll_lim->vco1.min_n = record[16];
4938                 pll_lim->vco1.max_n = record[17];
4939                 pll_lim->vco1.min_m = record[18];
4940                 pll_lim->vco1.max_m = record[19];
4941                 pll_lim->vco2.min_n = record[20];
4942                 pll_lim->vco2.max_n = record[21];
4943                 pll_lim->vco2.min_m = record[22];
4944                 pll_lim->vco2.max_m = record[23];
4945                 pll_lim->max_usable_log2p = pll_lim->max_log2p = record[25];
4946                 pll_lim->log2p_bias = record[27];
4947                 pll_lim->refclk = ROM32(record[28]);
4948         } else if (pll_lim_ver) { /* ver 0x40 */
4949                 uint8_t *entry = &bios->data[bios->pll_limit_tbl_ptr + headerlen];
4950                 uint8_t *record = NULL;
4951                 int i;
4952
4953                 BIOSLOG(bios, "Loading PLL limits for register 0x%08x\n",
4954                         limit_match);
4955
4956                 for (i = 0; i < entries; i++, entry += recordlen) {
4957                         if (ROM32(entry[3]) == limit_match) {
4958                                 record = &bios->data[ROM16(entry[1])];
4959                                 break;
4960                         }
4961                 }
4962
4963                 if (!record) {
4964                         NV_ERROR(dev, "Register 0x%08x not found in PLL "
4965                                  "limits table", limit_match);
4966                         return -ENOENT;
4967                 }
4968
4969                 pll_lim->vco1.minfreq = ROM16(record[0]) * 1000;
4970                 pll_lim->vco1.maxfreq = ROM16(record[2]) * 1000;
4971                 pll_lim->vco1.min_inputfreq = ROM16(record[4]) * 1000;
4972                 pll_lim->vco1.max_inputfreq = ROM16(record[6]) * 1000;
4973                 pll_lim->vco1.min_m = record[8];
4974                 pll_lim->vco1.max_m = record[9];
4975                 pll_lim->vco1.min_n = record[10];
4976                 pll_lim->vco1.max_n = record[11];
4977                 pll_lim->min_p = record[12];
4978                 pll_lim->max_p = record[13];
4979                 /* where did this go to?? */
4980                 if ((entry[0] & 0xf0) == 0x80)
4981                         pll_lim->refclk = 27000;
4982                 else
4983                         pll_lim->refclk = 100000;
4984         }
4985
4986         /*
4987          * By now any valid limit table ought to have set a max frequency for
4988          * vco1, so if it's zero it's either a pre limit table bios, or one
4989          * with an empty limit table (seen on nv18)
4990          */
4991         if (!pll_lim->vco1.maxfreq) {
4992                 pll_lim->vco1.minfreq = bios->fminvco;
4993                 pll_lim->vco1.maxfreq = bios->fmaxvco;
4994                 pll_lim->vco1.min_inputfreq = 0;
4995                 pll_lim->vco1.max_inputfreq = INT_MAX;
4996                 pll_lim->vco1.min_n = 0x1;
4997                 pll_lim->vco1.max_n = 0xff;
4998                 pll_lim->vco1.min_m = 0x1;
4999                 if (crystal_straps == 0) {
5000                         /* nv05 does this, nv11 doesn't, nv10 unknown */
5001                         if (cv < 0x11)
5002                                 pll_lim->vco1.min_m = 0x7;
5003                         pll_lim->vco1.max_m = 0xd;
5004                 } else {
5005                         if (cv < 0x11)
5006                                 pll_lim->vco1.min_m = 0x8;
5007                         pll_lim->vco1.max_m = 0xe;
5008                 }
5009                 if (cv < 0x17 || cv == 0x1a || cv == 0x20)
5010                         pll_lim->max_log2p = 4;
5011                 else
5012                         pll_lim->max_log2p = 5;
5013                 pll_lim->max_usable_log2p = pll_lim->max_log2p;
5014         }
5015
5016         if (!pll_lim->refclk)
5017                 switch (crystal_straps) {
5018                 case 0:
5019                         pll_lim->refclk = 13500;
5020                         break;
5021                 case (1 << 6):
5022                         pll_lim->refclk = 14318;
5023                         break;
5024                 case (1 << 22):
5025                         pll_lim->refclk = 27000;
5026                         break;
5027                 case (1 << 22 | 1 << 6):
5028                         pll_lim->refclk = 25000;
5029                         break;
5030                 }
5031
5032         NV_DEBUG(dev, "pll.vco1.minfreq: %d\n", pll_lim->vco1.minfreq);
5033         NV_DEBUG(dev, "pll.vco1.maxfreq: %d\n", pll_lim->vco1.maxfreq);
5034         NV_DEBUG(dev, "pll.vco1.min_inputfreq: %d\n", pll_lim->vco1.min_inputfreq);
5035         NV_DEBUG(dev, "pll.vco1.max_inputfreq: %d\n", pll_lim->vco1.max_inputfreq);
5036         NV_DEBUG(dev, "pll.vco1.min_n: %d\n", pll_lim->vco1.min_n);
5037         NV_DEBUG(dev, "pll.vco1.max_n: %d\n", pll_lim->vco1.max_n);
5038         NV_DEBUG(dev, "pll.vco1.min_m: %d\n", pll_lim->vco1.min_m);
5039         NV_DEBUG(dev, "pll.vco1.max_m: %d\n", pll_lim->vco1.max_m);
5040         if (pll_lim->vco2.maxfreq) {
5041                 NV_DEBUG(dev, "pll.vco2.minfreq: %d\n", pll_lim->vco2.minfreq);
5042                 NV_DEBUG(dev, "pll.vco2.maxfreq: %d\n", pll_lim->vco2.maxfreq);
5043                 NV_DEBUG(dev, "pll.vco2.min_inputfreq: %d\n", pll_lim->vco2.min_inputfreq);
5044                 NV_DEBUG(dev, "pll.vco2.max_inputfreq: %d\n", pll_lim->vco2.max_inputfreq);
5045                 NV_DEBUG(dev, "pll.vco2.min_n: %d\n", pll_lim->vco2.min_n);
5046                 NV_DEBUG(dev, "pll.vco2.max_n: %d\n", pll_lim->vco2.max_n);
5047                 NV_DEBUG(dev, "pll.vco2.min_m: %d\n", pll_lim->vco2.min_m);
5048                 NV_DEBUG(dev, "pll.vco2.max_m: %d\n", pll_lim->vco2.max_m);
5049         }
5050         if (!pll_lim->max_p) {
5051                 NV_DEBUG(dev, "pll.max_log2p: %d\n", pll_lim->max_log2p);
5052                 NV_DEBUG(dev, "pll.log2p_bias: %d\n", pll_lim->log2p_bias);
5053         } else {
5054                 NV_DEBUG(dev, "pll.min_p: %d\n", pll_lim->min_p);
5055                 NV_DEBUG(dev, "pll.max_p: %d\n", pll_lim->max_p);
5056         }
5057         NV_DEBUG(dev, "pll.refclk: %d\n", pll_lim->refclk);
5058
5059         return 0;
5060 }
5061
5062 static void parse_bios_version(struct drm_device *dev, struct nvbios *bios, uint16_t offset)
5063 {
5064         /*
5065          * offset + 0  (8 bits): Micro version
5066          * offset + 1  (8 bits): Minor version
5067          * offset + 2  (8 bits): Chip version
5068          * offset + 3  (8 bits): Major version
5069          */
5070
5071         bios->major_version = bios->data[offset + 3];
5072         bios->chip_version = bios->data[offset + 2];
5073         NV_TRACE(dev, "Bios version %02x.%02x.%02x.%02x\n",
5074                  bios->data[offset + 3], bios->data[offset + 2],
5075                  bios->data[offset + 1], bios->data[offset]);
5076 }
5077
5078 static void parse_script_table_pointers(struct nvbios *bios, uint16_t offset)
5079 {
5080         /*
5081          * Parses the init table segment for pointers used in script execution.
5082          *
5083          * offset + 0  (16 bits): init script tables pointer
5084          * offset + 2  (16 bits): macro index table pointer
5085          * offset + 4  (16 bits): macro table pointer
5086          * offset + 6  (16 bits): condition table pointer
5087          * offset + 8  (16 bits): io condition table pointer
5088          * offset + 10 (16 bits): io flag condition table pointer
5089          * offset + 12 (16 bits): init function table pointer
5090          */
5091
5092         bios->init_script_tbls_ptr = ROM16(bios->data[offset]);
5093         bios->macro_index_tbl_ptr = ROM16(bios->data[offset + 2]);
5094         bios->macro_tbl_ptr = ROM16(bios->data[offset + 4]);
5095         bios->condition_tbl_ptr = ROM16(bios->data[offset + 6]);
5096         bios->io_condition_tbl_ptr = ROM16(bios->data[offset + 8]);
5097         bios->io_flag_condition_tbl_ptr = ROM16(bios->data[offset + 10]);
5098         bios->init_function_tbl_ptr = ROM16(bios->data[offset + 12]);
5099 }
5100
5101 static int parse_bit_A_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
5102 {
5103         /*
5104          * Parses the load detect values for g80 cards.
5105          *
5106          * offset + 0 (16 bits): loadval table pointer
5107          */
5108
5109         uint16_t load_table_ptr;
5110         uint8_t version, headerlen, entrylen, num_entries;
5111
5112         if (bitentry->length != 3) {
5113                 NV_ERROR(dev, "Do not understand BIT A table\n");
5114                 return -EINVAL;
5115         }
5116
5117         load_table_ptr = ROM16(bios->data[bitentry->offset]);
5118
5119         if (load_table_ptr == 0x0) {
5120                 NV_ERROR(dev, "Pointer to BIT loadval table invalid\n");
5121                 return -EINVAL;
5122         }
5123
5124         version = bios->data[load_table_ptr];
5125
5126         if (version != 0x10) {
5127                 NV_ERROR(dev, "BIT loadval table version %d.%d not supported\n",
5128                          version >> 4, version & 0xF);
5129                 return -ENOSYS;
5130         }
5131
5132         headerlen = bios->data[load_table_ptr + 1];
5133         entrylen = bios->data[load_table_ptr + 2];
5134         num_entries = bios->data[load_table_ptr + 3];
5135
5136         if (headerlen != 4 || entrylen != 4 || num_entries != 2) {
5137                 NV_ERROR(dev, "Do not understand BIT loadval table\n");
5138                 return -EINVAL;
5139         }
5140
5141         /* First entry is normal dac, 2nd tv-out perhaps? */
5142         bios->dactestval = ROM32(bios->data[load_table_ptr + headerlen]) & 0x3ff;
5143
5144         return 0;
5145 }
5146
5147 static int parse_bit_C_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
5148 {
5149         /*
5150          * offset + 8  (16 bits): PLL limits table pointer
5151          *
5152          * There's more in here, but that's unknown.
5153          */
5154
5155         if (bitentry->length < 10) {
5156                 NV_ERROR(dev, "Do not understand BIT C table\n");
5157                 return -EINVAL;
5158         }
5159
5160         bios->pll_limit_tbl_ptr = ROM16(bios->data[bitentry->offset + 8]);
5161
5162         return 0;
5163 }
5164
5165 static int parse_bit_display_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
5166 {
5167         /*
5168          * Parses the flat panel table segment that the bit entry points to.
5169          * Starting at bitentry->offset:
5170          *
5171          * offset + 0  (16 bits): ??? table pointer - seems to have 18 byte
5172          * records beginning with a freq.
5173          * offset + 2  (16 bits): mode table pointer
5174          */
5175
5176         if (bitentry->length != 4) {
5177                 NV_ERROR(dev, "Do not understand BIT display table\n");
5178                 return -EINVAL;
5179         }
5180
5181         bios->fp.fptablepointer = ROM16(bios->data[bitentry->offset + 2]);
5182
5183         return 0;
5184 }
5185
5186 static int parse_bit_init_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
5187 {
5188         /*
5189          * Parses the init table segment that the bit entry points to.
5190          *
5191          * See parse_script_table_pointers for layout
5192          */
5193
5194         if (bitentry->length < 14) {
5195                 NV_ERROR(dev, "Do not understand init table\n");
5196                 return -EINVAL;
5197         }
5198
5199         parse_script_table_pointers(bios, bitentry->offset);
5200
5201         if (bitentry->length >= 16)
5202                 bios->some_script_ptr = ROM16(bios->data[bitentry->offset + 14]);
5203         if (bitentry->length >= 18)
5204                 bios->init96_tbl_ptr = ROM16(bios->data[bitentry->offset + 16]);
5205
5206         return 0;
5207 }
5208
5209 static int parse_bit_i_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
5210 {
5211         /*
5212          * BIT 'i' (info?) table
5213          *
5214          * offset + 0  (32 bits): BIOS version dword (as in B table)
5215          * offset + 5  (8  bits): BIOS feature byte (same as for BMP?)
5216          * offset + 13 (16 bits): pointer to table containing DAC load
5217          * detection comparison values
5218          *
5219          * There's other things in the table, purpose unknown
5220          */
5221
5222         uint16_t daccmpoffset;
5223         uint8_t dacver, dacheaderlen;
5224
5225         if (bitentry->length < 6) {
5226                 NV_ERROR(dev, "BIT i table too short for needed information\n");
5227                 return -EINVAL;
5228         }
5229
5230         parse_bios_version(dev, bios, bitentry->offset);
5231
5232         /*
5233          * bit 4 seems to indicate a mobile bios (doesn't suffer from BMP's
5234          * Quadro identity crisis), other bits possibly as for BMP feature byte
5235          */
5236         bios->feature_byte = bios->data[bitentry->offset + 5];
5237         bios->is_mobile = bios->feature_byte & FEATURE_MOBILE;
5238
5239         if (bitentry->length < 15) {
5240                 NV_WARN(dev, "BIT i table not long enough for DAC load "
5241                                "detection comparison table\n");
5242                 return -EINVAL;
5243         }
5244
5245         daccmpoffset = ROM16(bios->data[bitentry->offset + 13]);
5246
5247         /* doesn't exist on g80 */
5248         if (!daccmpoffset)
5249                 return 0;
5250
5251         /*
5252          * The first value in the table, following the header, is the
5253          * comparison value, the second entry is a comparison value for
5254          * TV load detection.
5255          */
5256
5257         dacver = bios->data[daccmpoffset];
5258         dacheaderlen = bios->data[daccmpoffset + 1];
5259
5260         if (dacver != 0x00 && dacver != 0x10) {
5261                 NV_WARN(dev, "DAC load detection comparison table version "
5262                                "%d.%d not known\n", dacver >> 4, dacver & 0xf);
5263                 return -ENOSYS;
5264         }
5265
5266         bios->dactestval = ROM32(bios->data[daccmpoffset + dacheaderlen]);
5267         bios->tvdactestval = ROM32(bios->data[daccmpoffset + dacheaderlen + 4]);
5268
5269         return 0;
5270 }
5271
5272 static int parse_bit_lvds_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
5273 {
5274         /*
5275          * Parses the LVDS table segment that the bit entry points to.
5276          * Starting at bitentry->offset:
5277          *
5278          * offset + 0  (16 bits): LVDS strap xlate table pointer
5279          */
5280
5281         if (bitentry->length != 2) {
5282                 NV_ERROR(dev, "Do not understand BIT LVDS table\n");
5283                 return -EINVAL;
5284         }
5285
5286         /*
5287          * No idea if it's still called the LVDS manufacturer table, but
5288          * the concept's close enough.
5289          */
5290         bios->fp.lvdsmanufacturerpointer = ROM16(bios->data[bitentry->offset]);
5291
5292         return 0;
5293 }
5294
5295 static int
5296 parse_bit_M_tbl_entry(struct drm_device *dev, struct nvbios *bios,
5297                       struct bit_entry *bitentry)
5298 {
5299         /*
5300          * offset + 2  (8  bits): number of options in an
5301          *      INIT_RAM_RESTRICT_ZM_REG_GROUP opcode option set
5302          * offset + 3  (16 bits): pointer to strap xlate table for RAM
5303          *      restrict option selection
5304          *
5305          * There's a bunch of bits in this table other than the RAM restrict
5306          * stuff that we don't use - their use currently unknown
5307          */
5308
5309         /*
5310          * Older bios versions don't have a sufficiently long table for
5311          * what we want
5312          */
5313         if (bitentry->length < 0x5)
5314                 return 0;
5315
5316         if (bitentry->id[1] < 2) {
5317                 bios->ram_restrict_group_count = bios->data[bitentry->offset + 2];
5318                 bios->ram_restrict_tbl_ptr = ROM16(bios->data[bitentry->offset + 3]);
5319         } else {
5320                 bios->ram_restrict_group_count = bios->data[bitentry->offset + 0];
5321                 bios->ram_restrict_tbl_ptr = ROM16(bios->data[bitentry->offset + 1]);
5322         }
5323
5324         return 0;
5325 }
5326
5327 static int parse_bit_tmds_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
5328 {
5329         /*
5330          * Parses the pointer to the TMDS table
5331          *
5332          * Starting at bitentry->offset:
5333          *
5334          * offset + 0  (16 bits): TMDS table pointer
5335          *
5336          * The TMDS table is typically found just before the DCB table, with a
5337          * characteristic signature of 0x11,0x13 (1.1 being version, 0x13 being
5338          * length?)
5339          *
5340          * At offset +7 is a pointer to a script, which I don't know how to
5341          * run yet.
5342          * At offset +9 is a pointer to another script, likewise
5343          * Offset +11 has a pointer to a table where the first word is a pxclk
5344          * frequency and the second word a pointer to a script, which should be
5345          * run if the comparison pxclk frequency is less than the pxclk desired.
5346          * This repeats for decreasing comparison frequencies
5347          * Offset +13 has a pointer to a similar table
5348          * The selection of table (and possibly +7/+9 script) is dictated by
5349          * "or" from the DCB.
5350          */
5351
5352         uint16_t tmdstableptr, script1, script2;
5353
5354         if (bitentry->length != 2) {
5355                 NV_ERROR(dev, "Do not understand BIT TMDS table\n");
5356                 return -EINVAL;
5357         }
5358
5359         tmdstableptr = ROM16(bios->data[bitentry->offset]);
5360         if (!tmdstableptr) {
5361                 NV_ERROR(dev, "Pointer to TMDS table invalid\n");
5362                 return -EINVAL;
5363         }
5364
5365         NV_INFO(dev, "TMDS table version %d.%d\n",
5366                 bios->data[tmdstableptr] >> 4, bios->data[tmdstableptr] & 0xf);
5367
5368         /* nv50+ has v2.0, but we don't parse it atm */
5369         if (bios->data[tmdstableptr] != 0x11)
5370                 return -ENOSYS;
5371
5372         /*
5373          * These two scripts are odd: they don't seem to get run even when
5374          * they are not stubbed.
5375          */
5376         script1 = ROM16(bios->data[tmdstableptr + 7]);
5377         script2 = ROM16(bios->data[tmdstableptr + 9]);
5378         if (bios->data[script1] != 'q' || bios->data[script2] != 'q')
5379                 NV_WARN(dev, "TMDS table script pointers not stubbed\n");
5380
5381         bios->tmds.output0_script_ptr = ROM16(bios->data[tmdstableptr + 11]);
5382         bios->tmds.output1_script_ptr = ROM16(bios->data[tmdstableptr + 13]);
5383
5384         return 0;
5385 }
5386
5387 static int
5388 parse_bit_U_tbl_entry(struct drm_device *dev, struct nvbios *bios,
5389                       struct bit_entry *bitentry)
5390 {
5391         /*
5392          * Parses the pointer to the G80 output script tables
5393          *
5394          * Starting at bitentry->offset:
5395          *
5396          * offset + 0  (16 bits): output script table pointer
5397          */
5398
5399         uint16_t outputscripttableptr;
5400
5401         if (bitentry->length != 3) {
5402                 NV_ERROR(dev, "Do not understand BIT U table\n");
5403                 return -EINVAL;
5404         }
5405
5406         outputscripttableptr = ROM16(bios->data[bitentry->offset]);
5407         bios->display.script_table_ptr = outputscripttableptr;
5408         return 0;
5409 }
5410
5411 static int
5412 parse_bit_displayport_tbl_entry(struct drm_device *dev, struct nvbios *bios,
5413                                 struct bit_entry *bitentry)
5414 {
5415         bios->display.dp_table_ptr = ROM16(bios->data[bitentry->offset]);
5416         return 0;
5417 }
5418
5419 struct bit_table {
5420         const char id;
5421         int (* const parse_fn)(struct drm_device *, struct nvbios *, struct bit_entry *);
5422 };
5423
5424 #define BIT_TABLE(id, funcid) ((struct bit_table){ id, parse_bit_##funcid##_tbl_entry })
5425
5426 static int
5427 parse_bit_table(struct nvbios *bios, const uint16_t bitoffset,
5428                 struct bit_table *table)
5429 {
5430         struct drm_device *dev = bios->dev;
5431         uint8_t maxentries = bios->data[bitoffset + 4];
5432         int i, offset;
5433         struct bit_entry bitentry;
5434
5435         for (i = 0, offset = bitoffset + 6; i < maxentries; i++, offset += 6) {
5436                 bitentry.id[0] = bios->data[offset];
5437
5438                 if (bitentry.id[0] != table->id)
5439                         continue;
5440
5441                 bitentry.id[1] = bios->data[offset + 1];
5442                 bitentry.length = ROM16(bios->data[offset + 2]);
5443                 bitentry.offset = ROM16(bios->data[offset + 4]);
5444
5445                 return table->parse_fn(dev, bios, &bitentry);
5446         }
5447
5448         NV_INFO(dev, "BIT table '%c' not found\n", table->id);
5449         return -ENOSYS;
5450 }
5451
5452 static int
5453 parse_bit_structure(struct nvbios *bios, const uint16_t bitoffset)
5454 {
5455         int ret;
5456
5457         /*
5458          * The only restriction on parsing order currently is having 'i' first
5459          * for use of bios->*_version or bios->feature_byte while parsing;
5460          * functions shouldn't be actually *doing* anything apart from pulling
5461          * data from the image into the bios struct, thus no interdependencies
5462          */
5463         ret = parse_bit_table(bios, bitoffset, &BIT_TABLE('i', i));
5464         if (ret) /* info? */
5465                 return ret;
5466         if (bios->major_version >= 0x60) /* g80+ */
5467                 parse_bit_table(bios, bitoffset, &BIT_TABLE('A', A));
5468         ret = parse_bit_table(bios, bitoffset, &BIT_TABLE('C', C));
5469         if (ret)
5470                 return ret;
5471         parse_bit_table(bios, bitoffset, &BIT_TABLE('D', display));
5472         ret = parse_bit_table(bios, bitoffset, &BIT_TABLE('I', init));
5473         if (ret)
5474                 return ret;
5475         parse_bit_table(bios, bitoffset, &BIT_TABLE('M', M)); /* memory? */
5476         parse_bit_table(bios, bitoffset, &BIT_TABLE('L', lvds));
5477         parse_bit_table(bios, bitoffset, &BIT_TABLE('T', tmds));
5478         parse_bit_table(bios, bitoffset, &BIT_TABLE('U', U));
5479         parse_bit_table(bios, bitoffset, &BIT_TABLE('d', displayport));
5480
5481         return 0;
5482 }
5483
5484 static int parse_bmp_structure(struct drm_device *dev, struct nvbios *bios, unsigned int offset)
5485 {
5486         /*
5487          * Parses the BMP structure for useful things, but does not act on them
5488          *
5489          * offset +   5: BMP major version
5490          * offset +   6: BMP minor version
5491          * offset +   9: BMP feature byte
5492          * offset +  10: BCD encoded BIOS version
5493          *
5494          * offset +  18: init script table pointer (for bios versions < 5.10h)
5495          * offset +  20: extra init script table pointer (for bios
5496          * versions < 5.10h)
5497          *
5498          * offset +  24: memory init table pointer (used on early bios versions)
5499          * offset +  26: SDR memory sequencing setup data table
5500          * offset +  28: DDR memory sequencing setup data table
5501          *
5502          * offset +  54: index of I2C CRTC pair to use for CRT output
5503          * offset +  55: index of I2C CRTC pair to use for TV output
5504          * offset +  56: index of I2C CRTC pair to use for flat panel output
5505          * offset +  58: write CRTC index for I2C pair 0
5506          * offset +  59: read CRTC index for I2C pair 0
5507          * offset +  60: write CRTC index for I2C pair 1
5508          * offset +  61: read CRTC index for I2C pair 1
5509          *
5510          * offset +  67: maximum internal PLL frequency (single stage PLL)
5511          * offset +  71: minimum internal PLL frequency (single stage PLL)
5512          *
5513          * offset +  75: script table pointers, as described in
5514          * parse_script_table_pointers
5515          *
5516          * offset +  89: TMDS single link output A table pointer
5517          * offset +  91: TMDS single link output B table pointer
5518          * offset +  95: LVDS single link output A table pointer
5519          * offset + 105: flat panel timings table pointer
5520          * offset + 107: flat panel strapping translation table pointer
5521          * offset + 117: LVDS manufacturer panel config table pointer
5522          * offset + 119: LVDS manufacturer strapping translation table pointer
5523          *
5524          * offset + 142: PLL limits table pointer
5525          *
5526          * offset + 156: minimum pixel clock for LVDS dual link
5527          */
5528
5529         uint8_t *bmp = &bios->data[offset], bmp_version_major, bmp_version_minor;
5530         uint16_t bmplength;
5531         uint16_t legacy_scripts_offset, legacy_i2c_offset;
5532
5533         /* load needed defaults in case we can't parse this info */
5534         bios->dcb.i2c[0].write = NV_CIO_CRE_DDC_WR__INDEX;
5535         bios->dcb.i2c[0].read = NV_CIO_CRE_DDC_STATUS__INDEX;
5536         bios->dcb.i2c[1].write = NV_CIO_CRE_DDC0_WR__INDEX;
5537         bios->dcb.i2c[1].read = NV_CIO_CRE_DDC0_STATUS__INDEX;
5538         bios->digital_min_front_porch = 0x4b;
5539         bios->fmaxvco = 256000;
5540         bios->fminvco = 128000;
5541         bios->fp.duallink_transition_clk = 90000;
5542
5543         bmp_version_major = bmp[5];
5544         bmp_version_minor = bmp[6];
5545
5546         NV_TRACE(dev, "BMP version %d.%d\n",
5547                  bmp_version_major, bmp_version_minor);
5548
5549         /*
5550          * Make sure that 0x36 is blank and can't be mistaken for a DCB
5551          * pointer on early versions
5552          */
5553         if (bmp_version_major < 5)
5554                 *(uint16_t *)&bios->data[0x36] = 0;
5555
5556         /*
5557          * Seems that the minor version was 1 for all major versions prior
5558          * to 5. Version 6 could theoretically exist, but I suspect BIT
5559          * happened instead.
5560          */
5561         if ((bmp_version_major < 5 && bmp_version_minor != 1) || bmp_version_major > 5) {
5562                 NV_ERROR(dev, "You have an unsupported BMP version. "
5563                                 "Please send in your bios\n");
5564                 return -ENOSYS;
5565         }
5566
5567         if (bmp_version_major == 0)
5568                 /* nothing that's currently useful in this version */
5569                 return 0;
5570         else if (bmp_version_major == 1)
5571                 bmplength = 44; /* exact for 1.01 */
5572         else if (bmp_version_major == 2)
5573                 bmplength = 48; /* exact for 2.01 */
5574         else if (bmp_version_major == 3)
5575                 bmplength = 54;
5576                 /* guessed - mem init tables added in this version */
5577         else if (bmp_version_major == 4 || bmp_version_minor < 0x1)
5578                 /* don't know if 5.0 exists... */
5579                 bmplength = 62;
5580                 /* guessed - BMP I2C indices added in version 4*/
5581         else if (bmp_version_minor < 0x6)
5582                 bmplength = 67; /* exact for 5.01 */
5583         else if (bmp_version_minor < 0x10)
5584                 bmplength = 75; /* exact for 5.06 */
5585         else if (bmp_version_minor == 0x10)
5586                 bmplength = 89; /* exact for 5.10h */
5587         else if (bmp_version_minor < 0x14)
5588                 bmplength = 118; /* exact for 5.11h */
5589         else if (bmp_version_minor < 0x24)
5590                 /*
5591                  * Not sure of version where pll limits came in;
5592                  * certainly exist by 0x24 though.
5593                  */
5594                 /* length not exact: this is long enough to get lvds members */
5595                 bmplength = 123;
5596         else if (bmp_version_minor < 0x27)
5597                 /*
5598                  * Length not exact: this is long enough to get pll limit
5599                  * member
5600                  */
5601                 bmplength = 144;
5602         else
5603                 /*
5604                  * Length not exact: this is long enough to get dual link
5605                  * transition clock.
5606                  */
5607                 bmplength = 158;
5608
5609         /* checksum */
5610         if (nv_cksum(bmp, 8)) {
5611                 NV_ERROR(dev, "Bad BMP checksum\n");
5612                 return -EINVAL;
5613         }
5614
5615         /*
5616          * Bit 4 seems to indicate either a mobile bios or a quadro card --
5617          * mobile behaviour consistent (nv11+), quadro only seen nv18gl-nv36gl
5618          * (not nv10gl), bit 5 that the flat panel tables are present, and
5619          * bit 6 a tv bios.
5620          */
5621         bios->feature_byte = bmp[9];
5622
5623         parse_bios_version(dev, bios, offset + 10);
5624
5625         if (bmp_version_major < 5 || bmp_version_minor < 0x10)
5626                 bios->old_style_init = true;
5627         legacy_scripts_offset = 18;
5628         if (bmp_version_major < 2)
5629                 legacy_scripts_offset -= 4;
5630         bios->init_script_tbls_ptr = ROM16(bmp[legacy_scripts_offset]);
5631         bios->extra_init_script_tbl_ptr = ROM16(bmp[legacy_scripts_offset + 2]);
5632
5633         if (bmp_version_major > 2) {    /* appears in BMP 3 */
5634                 bios->legacy.mem_init_tbl_ptr = ROM16(bmp[24]);
5635                 bios->legacy.sdr_seq_tbl_ptr = ROM16(bmp[26]);
5636                 bios->legacy.ddr_seq_tbl_ptr = ROM16(bmp[28]);
5637         }
5638
5639         legacy_i2c_offset = 0x48;       /* BMP version 2 & 3 */
5640         if (bmplength > 61)
5641                 legacy_i2c_offset = offset + 54;
5642         bios->legacy.i2c_indices.crt = bios->data[legacy_i2c_offset];
5643         bios->legacy.i2c_indices.tv = bios->data[legacy_i2c_offset + 1];
5644         bios->legacy.i2c_indices.panel = bios->data[legacy_i2c_offset + 2];
5645         if (bios->data[legacy_i2c_offset + 4])
5646                 bios->dcb.i2c[0].write = bios->data[legacy_i2c_offset + 4];
5647         if (bios->data[legacy_i2c_offset + 5])
5648                 bios->dcb.i2c[0].read = bios->data[legacy_i2c_offset + 5];
5649         if (bios->data[legacy_i2c_offset + 6])
5650                 bios->dcb.i2c[1].write = bios->data[legacy_i2c_offset + 6];
5651         if (bios->data[legacy_i2c_offset + 7])
5652                 bios->dcb.i2c[1].read = bios->data[legacy_i2c_offset + 7];
5653
5654         if (bmplength > 74) {
5655                 bios->fmaxvco = ROM32(bmp[67]);
5656                 bios->fminvco = ROM32(bmp[71]);
5657         }
5658         if (bmplength > 88)
5659                 parse_script_table_pointers(bios, offset + 75);
5660         if (bmplength > 94) {
5661                 bios->tmds.output0_script_ptr = ROM16(bmp[89]);
5662                 bios->tmds.output1_script_ptr = ROM16(bmp[91]);
5663                 /*
5664                  * Never observed in use with lvds scripts, but is reused for
5665                  * 18/24 bit panel interface default for EDID equipped panels
5666                  * (if_is_24bit not set directly to avoid any oscillation).
5667                  */
5668                 bios->legacy.lvds_single_a_script_ptr = ROM16(bmp[95]);
5669         }
5670         if (bmplength > 108) {
5671                 bios->fp.fptablepointer = ROM16(bmp[105]);
5672                 bios->fp.fpxlatetableptr = ROM16(bmp[107]);
5673                 bios->fp.xlatwidth = 1;
5674         }
5675         if (bmplength > 120) {
5676                 bios->fp.lvdsmanufacturerpointer = ROM16(bmp[117]);
5677                 bios->fp.fpxlatemanufacturertableptr = ROM16(bmp[119]);
5678         }
5679         if (bmplength > 143)
5680                 bios->pll_limit_tbl_ptr = ROM16(bmp[142]);
5681
5682         if (bmplength > 157)
5683                 bios->fp.duallink_transition_clk = ROM16(bmp[156]) * 10;
5684
5685         return 0;
5686 }
5687
5688 static uint16_t findstr(uint8_t *data, int n, const uint8_t *str, int len)
5689 {
5690         int i, j;
5691
5692         for (i = 0; i <= (n - len); i++) {
5693                 for (j = 0; j < len; j++)
5694                         if (data[i + j] != str[j])
5695                                 break;
5696                 if (j == len)
5697                         return i;
5698         }
5699
5700         return 0;
5701 }
5702
5703 static struct dcb_gpio_entry *
5704 new_gpio_entry(struct nvbios *bios)
5705 {
5706         struct dcb_gpio_table *gpio = &bios->dcb.gpio;
5707
5708         return &gpio->entry[gpio->entries++];
5709 }
5710
5711 struct dcb_gpio_entry *
5712 nouveau_bios_gpio_entry(struct drm_device *dev, enum dcb_gpio_tag tag)
5713 {
5714         struct drm_nouveau_private *dev_priv = dev->dev_private;
5715         struct nvbios *bios = &dev_priv->vbios;
5716         int i;
5717
5718         for (i = 0; i < bios->dcb.gpio.entries; i++) {
5719                 if (bios->dcb.gpio.entry[i].tag != tag)
5720                         continue;
5721
5722                 return &bios->dcb.gpio.entry[i];
5723         }
5724
5725         return NULL;
5726 }
5727
5728 static void
5729 parse_dcb30_gpio_entry(struct nvbios *bios, uint16_t offset)
5730 {
5731         struct dcb_gpio_entry *gpio;
5732         uint16_t ent = ROM16(bios->data[offset]);
5733         uint8_t line = ent & 0x1f,
5734                 tag = ent >> 5 & 0x3f,
5735                 flags = ent >> 11 & 0x1f;
5736
5737         if (tag == 0x3f)
5738                 return;
5739
5740         gpio = new_gpio_entry(bios);
5741
5742         gpio->tag = tag;
5743         gpio->line = line;
5744         gpio->invert = flags != 4;
5745         gpio->entry = ent;
5746 }
5747
5748 static void
5749 parse_dcb40_gpio_entry(struct nvbios *bios, uint16_t offset)
5750 {
5751         uint32_t entry = ROM32(bios->data[offset]);
5752         struct dcb_gpio_entry *gpio;
5753
5754         if ((entry & 0x0000ff00) == 0x0000ff00)
5755                 return;
5756
5757         gpio = new_gpio_entry(bios);
5758         gpio->tag = (entry & 0x0000ff00) >> 8;
5759         gpio->line = (entry & 0x0000001f) >> 0;
5760         gpio->state_default = (entry & 0x01000000) >> 24;
5761         gpio->state[0] = (entry & 0x18000000) >> 27;
5762         gpio->state[1] = (entry & 0x60000000) >> 29;
5763         gpio->entry = entry;
5764 }
5765
5766 static void
5767 parse_dcb_gpio_table(struct nvbios *bios)
5768 {
5769         struct drm_device *dev = bios->dev;
5770         uint16_t gpio_table_ptr = bios->dcb.gpio_table_ptr;
5771         uint8_t *gpio_table = &bios->data[gpio_table_ptr];
5772         int header_len = gpio_table[1],
5773             entries = gpio_table[2],
5774             entry_len = gpio_table[3];
5775         void (*parse_entry)(struct nvbios *, uint16_t) = NULL;
5776         int i;
5777
5778         if (bios->dcb.version >= 0x40) {
5779                 if (gpio_table_ptr && entry_len != 4) {
5780                         NV_WARN(dev, "Invalid DCB GPIO table entry length.\n");
5781                         return;
5782                 }
5783
5784                 parse_entry = parse_dcb40_gpio_entry;
5785
5786         } else if (bios->dcb.version >= 0x30) {
5787                 if (gpio_table_ptr && entry_len != 2) {
5788                         NV_WARN(dev, "Invalid DCB GPIO table entry length.\n");
5789                         return;
5790                 }
5791
5792                 parse_entry = parse_dcb30_gpio_entry;
5793
5794         } else if (bios->dcb.version >= 0x22) {
5795                 /*
5796                  * DCBs older than v3.0 don't really have a GPIO
5797                  * table, instead they keep some GPIO info at fixed
5798                  * locations.
5799                  */
5800                 uint16_t dcbptr = ROM16(bios->data[0x36]);
5801                 uint8_t *tvdac_gpio = &bios->data[dcbptr - 5];
5802
5803                 if (tvdac_gpio[0] & 1) {
5804                         struct dcb_gpio_entry *gpio = new_gpio_entry(bios);
5805
5806                         gpio->tag = DCB_GPIO_TVDAC0;
5807                         gpio->line = tvdac_gpio[1] >> 4;
5808                         gpio->invert = tvdac_gpio[0] & 2;
5809                 }
5810         } else {
5811                 /*
5812                  * No systematic way to store GPIO info on pre-v2.2
5813                  * DCBs, try to match the PCI device IDs.
5814                  */
5815
5816                 /* Apple iMac G4 NV18 */
5817                 if (dev->pdev->device == 0x0189 &&
5818                     dev->pdev->subsystem_vendor == 0x10de &&
5819                     dev->pdev->subsystem_device == 0x0010) {
5820                         struct dcb_gpio_entry *gpio = new_gpio_entry(bios);
5821
5822                         gpio->tag = DCB_GPIO_TVDAC0;
5823                         gpio->line = 4;
5824                 }
5825
5826         }
5827
5828         if (!gpio_table_ptr)
5829                 return;
5830
5831         if (entries > DCB_MAX_NUM_GPIO_ENTRIES) {
5832                 NV_WARN(dev, "Too many entries in the DCB GPIO table.\n");
5833                 entries = DCB_MAX_NUM_GPIO_ENTRIES;
5834         }
5835
5836         for (i = 0; i < entries; i++)
5837                 parse_entry(bios, gpio_table_ptr + header_len + entry_len * i);
5838 }
5839
5840 struct dcb_connector_table_entry *
5841 nouveau_bios_connector_entry(struct drm_device *dev, int index)
5842 {
5843         struct drm_nouveau_private *dev_priv = dev->dev_private;
5844         struct nvbios *bios = &dev_priv->vbios;
5845         struct dcb_connector_table_entry *cte;
5846
5847         if (index >= bios->dcb.connector.entries)
5848                 return NULL;
5849
5850         cte = &bios->dcb.connector.entry[index];
5851         if (cte->type == 0xff)
5852                 return NULL;
5853
5854         return cte;
5855 }
5856
5857 static enum dcb_connector_type
5858 divine_connector_type(struct nvbios *bios, int index)
5859 {
5860         struct dcb_table *dcb = &bios->dcb;
5861         unsigned encoders = 0, type = DCB_CONNECTOR_NONE;
5862         int i;
5863
5864         for (i = 0; i < dcb->entries; i++) {
5865                 if (dcb->entry[i].connector == index)
5866                         encoders |= (1 << dcb->entry[i].type);
5867         }
5868
5869         if (encoders & (1 << OUTPUT_DP)) {
5870                 if (encoders & (1 << OUTPUT_TMDS))
5871                         type = DCB_CONNECTOR_DP;
5872                 else
5873                         type = DCB_CONNECTOR_eDP;
5874         } else
5875         if (encoders & (1 << OUTPUT_TMDS)) {
5876                 if (encoders & (1 << OUTPUT_ANALOG))
5877                         type = DCB_CONNECTOR_DVI_I;
5878                 else
5879                         type = DCB_CONNECTOR_DVI_D;
5880         } else
5881         if (encoders & (1 << OUTPUT_ANALOG)) {
5882                 type = DCB_CONNECTOR_VGA;
5883         } else
5884         if (encoders & (1 << OUTPUT_LVDS)) {
5885                 type = DCB_CONNECTOR_LVDS;
5886         } else
5887         if (encoders & (1 << OUTPUT_TV)) {
5888                 type = DCB_CONNECTOR_TV_0;
5889         }
5890
5891         return type;
5892 }
5893
5894 static void
5895 apply_dcb_connector_quirks(struct nvbios *bios, int idx)
5896 {
5897         struct dcb_connector_table_entry *cte = &bios->dcb.connector.entry[idx];
5898         struct drm_device *dev = bios->dev;
5899
5900         /* Gigabyte NX85T */
5901         if ((dev->pdev->device == 0x0421) &&
5902             (dev->pdev->subsystem_vendor == 0x1458) &&
5903             (dev->pdev->subsystem_device == 0x344c)) {
5904                 if (cte->type == DCB_CONNECTOR_HDMI_1)
5905                         cte->type = DCB_CONNECTOR_DVI_I;
5906         }
5907 }
5908
5909 static void
5910 parse_dcb_connector_table(struct nvbios *bios)
5911 {
5912         struct drm_device *dev = bios->dev;
5913         struct dcb_connector_table *ct = &bios->dcb.connector;
5914         struct dcb_connector_table_entry *cte;
5915         uint8_t *conntab = &bios->data[bios->dcb.connector_table_ptr];
5916         uint8_t *entry;
5917         int i;
5918
5919         if (!bios->dcb.connector_table_ptr) {
5920                 NV_DEBUG_KMS(dev, "No DCB connector table present\n");
5921                 return;
5922         }
5923
5924         NV_INFO(dev, "DCB connector table: VHER 0x%02x %d %d %d\n",
5925                 conntab[0], conntab[1], conntab[2], conntab[3]);
5926         if ((conntab[0] != 0x30 && conntab[0] != 0x40) ||
5927             (conntab[3] != 2 && conntab[3] != 4)) {
5928                 NV_ERROR(dev, "  Unknown!  Please report.\n");
5929                 return;
5930         }
5931
5932         ct->entries = conntab[2];
5933
5934         entry = conntab + conntab[1];
5935         cte = &ct->entry[0];
5936         for (i = 0; i < conntab[2]; i++, entry += conntab[3], cte++) {
5937                 cte->index = i;
5938                 if (conntab[3] == 2)
5939                         cte->entry = ROM16(entry[0]);
5940                 else
5941                         cte->entry = ROM32(entry[0]);
5942
5943                 cte->type  = (cte->entry & 0x000000ff) >> 0;
5944                 cte->index2 = (cte->entry & 0x00000f00) >> 8;
5945                 switch (cte->entry & 0x00033000) {
5946                 case 0x00001000:
5947                         cte->gpio_tag = 0x07;
5948                         break;
5949                 case 0x00002000:
5950                         cte->gpio_tag = 0x08;
5951                         break;
5952                 case 0x00010000:
5953                         cte->gpio_tag = 0x51;
5954                         break;
5955                 case 0x00020000:
5956                         cte->gpio_tag = 0x52;
5957                         break;
5958                 default:
5959                         cte->gpio_tag = 0xff;
5960                         break;
5961                 }
5962
5963                 if (cte->type == 0xff)
5964                         continue;
5965
5966                 apply_dcb_connector_quirks(bios, i);
5967
5968                 NV_INFO(dev, "  %d: 0x%08x: type 0x%02x idx %d tag 0x%02x\n",
5969                         i, cte->entry, cte->type, cte->index, cte->gpio_tag);
5970
5971                 /* check for known types, fallback to guessing the type
5972                  * from attached encoders if we hit an unknown.
5973                  */
5974                 switch (cte->type) {
5975                 case DCB_CONNECTOR_VGA:
5976                 case DCB_CONNECTOR_TV_0:
5977                 case DCB_CONNECTOR_TV_1:
5978                 case DCB_CONNECTOR_TV_3:
5979                 case DCB_CONNECTOR_DVI_I:
5980                 case DCB_CONNECTOR_DVI_D:
5981                 case DCB_CONNECTOR_LVDS:
5982                 case DCB_CONNECTOR_DP:
5983                 case DCB_CONNECTOR_eDP:
5984                 case DCB_CONNECTOR_HDMI_0:
5985                 case DCB_CONNECTOR_HDMI_1:
5986                         break;
5987                 default:
5988                         cte->type = divine_connector_type(bios, cte->index);
5989                         NV_WARN(dev, "unknown type, using 0x%02x\n", cte->type);
5990                         break;
5991                 }
5992
5993                 if (nouveau_override_conntype) {
5994                         int type = divine_connector_type(bios, cte->index);
5995                         if (type != cte->type)
5996                                 NV_WARN(dev, " -> type 0x%02x\n", cte->type);
5997                 }
5998
5999         }
6000 }
6001
6002 static struct dcb_entry *new_dcb_entry(struct dcb_table *dcb)
6003 {
6004         struct dcb_entry *entry = &dcb->entry[dcb->entries];
6005
6006         memset(entry, 0, sizeof(struct dcb_entry));
6007         entry->index = dcb->entries++;
6008
6009         return entry;
6010 }
6011
6012 static void fabricate_vga_output(struct dcb_table *dcb, int i2c, int heads)
6013 {
6014         struct dcb_entry *entry = new_dcb_entry(dcb);
6015
6016         entry->type = 0;
6017         entry->i2c_index = i2c;
6018         entry->heads = heads;
6019         entry->location = DCB_LOC_ON_CHIP;
6020         entry->or = 1;
6021 }
6022
6023 static void fabricate_dvi_i_output(struct dcb_table *dcb, bool twoHeads)
6024 {
6025         struct dcb_entry *entry = new_dcb_entry(dcb);
6026
6027         entry->type = 2;
6028         entry->i2c_index = LEGACY_I2C_PANEL;
6029         entry->heads = twoHeads ? 3 : 1;
6030         entry->location = !DCB_LOC_ON_CHIP;     /* ie OFF CHIP */
6031         entry->or = 1;  /* means |0x10 gets set on CRE_LCD__INDEX */
6032         entry->duallink_possible = false; /* SiI164 and co. are single link */
6033
6034 #if 0
6035         /*
6036          * For dvi-a either crtc probably works, but my card appears to only
6037          * support dvi-d.  "nvidia" still attempts to program it for dvi-a,
6038          * doing the full fp output setup (program 0x6808.. fp dimension regs,
6039          * setting 0x680848 to 0x10000111 to enable, maybe setting 0x680880);
6040          * the monitor picks up the mode res ok and lights up, but no pixel
6041          * data appears, so the board manufacturer probably connected up the
6042          * sync lines, but missed the video traces / components
6043          *
6044          * with this introduction, dvi-a left as an exercise for the reader.
6045          */
6046         fabricate_vga_output(dcb, LEGACY_I2C_PANEL, entry->heads);
6047 #endif
6048 }
6049
6050 static void fabricate_tv_output(struct dcb_table *dcb, bool twoHeads)
6051 {
6052         struct dcb_entry *entry = new_dcb_entry(dcb);
6053
6054         entry->type = 1;
6055         entry->i2c_index = LEGACY_I2C_TV;
6056         entry->heads = twoHeads ? 3 : 1;
6057         entry->location = !DCB_LOC_ON_CHIP;     /* ie OFF CHIP */
6058 }
6059
6060 static bool
6061 parse_dcb20_entry(struct drm_device *dev, struct dcb_table *dcb,
6062                   uint32_t conn, uint32_t conf, struct dcb_entry *entry)
6063 {
6064         entry->type = conn & 0xf;
6065         entry->i2c_index = (conn >> 4) & 0xf;
6066         entry->heads = (conn >> 8) & 0xf;
6067         if (dcb->version >= 0x40)
6068                 entry->connector = (conn >> 12) & 0xf;
6069         entry->bus = (conn >> 16) & 0xf;
6070         entry->location = (conn >> 20) & 0x3;
6071         entry->or = (conn >> 24) & 0xf;
6072
6073         switch (entry->type) {
6074         case OUTPUT_ANALOG:
6075                 /*
6076                  * Although the rest of a CRT conf dword is usually
6077                  * zeros, mac biosen have stuff there so we must mask
6078                  */
6079                 entry->crtconf.maxfreq = (dcb->version < 0x30) ?
6080                                          (conf & 0xffff) * 10 :
6081                                          (conf & 0xff) * 10000;
6082                 break;
6083         case OUTPUT_LVDS:
6084                 {
6085                 uint32_t mask;
6086                 if (conf & 0x1)
6087                         entry->lvdsconf.use_straps_for_mode = true;
6088                 if (dcb->version < 0x22) {
6089                         mask = ~0xd;
6090                         /*
6091                          * The laptop in bug 14567 lies and claims to not use
6092                          * straps when it does, so assume all DCB 2.0 laptops
6093                          * use straps, until a broken EDID using one is produced
6094                          */
6095                         entry->lvdsconf.use_straps_for_mode = true;
6096                         /*
6097                          * Both 0x4 and 0x8 show up in v2.0 tables; assume they
6098                          * mean the same thing (probably wrong, but might work)
6099                          */
6100                         if (conf & 0x4 || conf & 0x8)
6101                                 entry->lvdsconf.use_power_scripts = true;
6102                 } else {
6103                         mask = ~0x7;
6104                         if (conf & 0x2)
6105                                 entry->lvdsconf.use_acpi_for_edid = true;
6106                         if (conf & 0x4)
6107                                 entry->lvdsconf.use_power_scripts = true;
6108                         entry->lvdsconf.sor.link = (conf & 0x00000030) >> 4;
6109                 }
6110                 if (conf & mask) {
6111                         /*
6112                          * Until we even try to use these on G8x, it's
6113                          * useless reporting unknown bits.  They all are.
6114                          */
6115                         if (dcb->version >= 0x40)
6116                                 break;
6117
6118                         NV_ERROR(dev, "Unknown LVDS configuration bits, "
6119                                       "please report\n");
6120                 }
6121                 break;
6122                 }
6123         case OUTPUT_TV:
6124         {
6125                 if (dcb->version >= 0x30)
6126                         entry->tvconf.has_component_output = conf & (0x8 << 4);
6127                 else
6128                         entry->tvconf.has_component_output = false;
6129
6130                 break;
6131         }
6132         case OUTPUT_DP:
6133                 entry->dpconf.sor.link = (conf & 0x00000030) >> 4;
6134                 entry->dpconf.link_bw = (conf & 0x00e00000) >> 21;
6135                 switch ((conf & 0x0f000000) >> 24) {
6136                 case 0xf:
6137                         entry->dpconf.link_nr = 4;
6138                         break;
6139                 case 0x3:
6140                         entry->dpconf.link_nr = 2;
6141                         break;
6142                 default:
6143                         entry->dpconf.link_nr = 1;
6144                         break;
6145                 }
6146                 break;
6147         case OUTPUT_TMDS:
6148                 if (dcb->version >= 0x40)
6149                         entry->tmdsconf.sor.link = (conf & 0x00000030) >> 4;
6150                 else if (dcb->version >= 0x30)
6151                         entry->tmdsconf.slave_addr = (conf & 0x00000700) >> 8;
6152                 else if (dcb->version >= 0x22)
6153                         entry->tmdsconf.slave_addr = (conf & 0x00000070) >> 4;
6154
6155                 break;
6156         case OUTPUT_EOL:
6157                 /* weird g80 mobile type that "nv" treats as a terminator */
6158                 dcb->entries--;
6159                 return false;
6160         default:
6161                 break;
6162         }
6163
6164         if (dcb->version < 0x40) {
6165                 /* Normal entries consist of a single bit, but dual link has
6166                  * the next most significant bit set too
6167                  */
6168                 entry->duallink_possible =
6169                         ((1 << (ffs(entry->or) - 1)) * 3 == entry->or);
6170         } else {
6171                 entry->duallink_possible = (entry->sorconf.link == 3);
6172         }
6173
6174         /* unsure what DCB version introduces this, 3.0? */
6175         if (conf & 0x100000)
6176                 entry->i2c_upper_default = true;
6177
6178         return true;
6179 }
6180
6181 static bool
6182 parse_dcb15_entry(struct drm_device *dev, struct dcb_table *dcb,
6183                   uint32_t conn, uint32_t conf, struct dcb_entry *entry)
6184 {
6185         switch (conn & 0x0000000f) {
6186         case 0:
6187                 entry->type = OUTPUT_ANALOG;
6188                 break;
6189         case 1:
6190                 entry->type = OUTPUT_TV;
6191                 break;
6192         case 2:
6193         case 3:
6194                 entry->type = OUTPUT_LVDS;
6195                 break;
6196         case 4:
6197                 switch ((conn & 0x000000f0) >> 4) {
6198                 case 0:
6199                         entry->type = OUTPUT_TMDS;
6200                         break;
6201                 case 1:
6202                         entry->type = OUTPUT_LVDS;
6203                         break;
6204                 default:
6205                         NV_ERROR(dev, "Unknown DCB subtype 4/%d\n",
6206                                  (conn & 0x000000f0) >> 4);
6207                         return false;
6208                 }
6209                 break;
6210         default:
6211                 NV_ERROR(dev, "Unknown DCB type %d\n", conn & 0x0000000f);
6212                 return false;
6213         }
6214
6215         entry->i2c_index = (conn & 0x0003c000) >> 14;
6216         entry->heads = ((conn & 0x001c0000) >> 18) + 1;
6217         entry->or = entry->heads; /* same as heads, hopefully safe enough */
6218         entry->location = (conn & 0x01e00000) >> 21;
6219         entry->bus = (conn & 0x0e000000) >> 25;
6220         entry->duallink_possible = false;
6221
6222         switch (entry->type) {
6223         case OUTPUT_ANALOG:
6224                 entry->crtconf.maxfreq = (conf & 0xffff) * 10;
6225                 break;
6226         case OUTPUT_TV:
6227                 entry->tvconf.has_component_output = false;
6228                 break;
6229         case OUTPUT_LVDS:
6230                 if ((conn & 0x00003f00) != 0x10)
6231                         entry->lvdsconf.use_straps_for_mode = true;
6232                 entry->lvdsconf.use_power_scripts = true;
6233                 break;
6234         default:
6235                 break;
6236         }
6237
6238         return true;
6239 }
6240
6241 static bool parse_dcb_entry(struct drm_device *dev, struct dcb_table *dcb,
6242                             uint32_t conn, uint32_t conf)
6243 {
6244         struct dcb_entry *entry = new_dcb_entry(dcb);
6245         bool ret;
6246
6247         if (dcb->version >= 0x20)
6248                 ret = parse_dcb20_entry(dev, dcb, conn, conf, entry);
6249         else
6250                 ret = parse_dcb15_entry(dev, dcb, conn, conf, entry);
6251         if (!ret)
6252                 return ret;
6253
6254         read_dcb_i2c_entry(dev, dcb->version, dcb->i2c_table,
6255                            entry->i2c_index, &dcb->i2c[entry->i2c_index]);
6256
6257         return true;
6258 }
6259
6260 static
6261 void merge_like_dcb_entries(struct drm_device *dev, struct dcb_table *dcb)
6262 {
6263         /*
6264          * DCB v2.0 lists each output combination separately.
6265          * Here we merge compatible entries to have fewer outputs, with
6266          * more options
6267          */
6268
6269         int i, newentries = 0;
6270
6271         for (i = 0; i < dcb->entries; i++) {
6272                 struct dcb_entry *ient = &dcb->entry[i];
6273                 int j;
6274
6275                 for (j = i + 1; j < dcb->entries; j++) {
6276                         struct dcb_entry *jent = &dcb->entry[j];
6277
6278                         if (jent->type == 100) /* already merged entry */
6279                                 continue;
6280
6281                         /* merge heads field when all other fields the same */
6282                         if (jent->i2c_index == ient->i2c_index &&
6283                             jent->type == ient->type &&
6284                             jent->location == ient->location &&
6285                             jent->or == ient->or) {
6286                                 NV_TRACE(dev, "Merging DCB entries %d and %d\n",
6287                                          i, j);
6288                                 ient->heads |= jent->heads;
6289                                 jent->type = 100; /* dummy value */
6290                         }
6291                 }
6292         }
6293
6294         /* Compact entries merged into others out of dcb */
6295         for (i = 0; i < dcb->entries; i++) {
6296                 if (dcb->entry[i].type == 100)
6297                         continue;
6298
6299                 if (newentries != i) {
6300                         dcb->entry[newentries] = dcb->entry[i];
6301                         dcb->entry[newentries].index = newentries;
6302                 }
6303                 newentries++;
6304         }
6305
6306         dcb->entries = newentries;
6307 }
6308
6309 static bool
6310 apply_dcb_encoder_quirks(struct drm_device *dev, int idx, u32 *conn, u32 *conf)
6311 {
6312         /* Dell Precision M6300
6313          *   DCB entry 2: 02025312 00000010
6314          *   DCB entry 3: 02026312 00000020
6315          *
6316          * Identical, except apparently a different connector on a
6317          * different SOR link.  Not a clue how we're supposed to know
6318          * which one is in use if it even shares an i2c line...
6319          *
6320          * Ignore the connector on the second SOR link to prevent
6321          * nasty problems until this is sorted (assuming it's not a
6322          * VBIOS bug).
6323          */
6324         if ((dev->pdev->device == 0x040d) &&
6325             (dev->pdev->subsystem_vendor == 0x1028) &&
6326             (dev->pdev->subsystem_device == 0x019b)) {
6327                 if (*conn == 0x02026312 && *conf == 0x00000020)
6328                         return false;
6329         }
6330
6331         return true;
6332 }
6333
6334 static int
6335 parse_dcb_table(struct drm_device *dev, struct nvbios *bios, bool twoHeads)
6336 {
6337         struct drm_nouveau_private *dev_priv = dev->dev_private;
6338         struct dcb_table *dcb = &bios->dcb;
6339         uint16_t dcbptr = 0, i2ctabptr = 0;
6340         uint8_t *dcbtable;
6341         uint8_t headerlen = 0x4, entries = DCB_MAX_NUM_ENTRIES;
6342         bool configblock = true;
6343         int recordlength = 8, confofs = 4;
6344         int i;
6345
6346         /* get the offset from 0x36 */
6347         if (dev_priv->card_type > NV_04) {
6348                 dcbptr = ROM16(bios->data[0x36]);
6349                 if (dcbptr == 0x0000)
6350                         NV_WARN(dev, "No output data (DCB) found in BIOS\n");
6351         }
6352
6353         /* this situation likely means a really old card, pre DCB */
6354         if (dcbptr == 0x0) {
6355                 NV_INFO(dev, "Assuming a CRT output exists\n");
6356                 fabricate_vga_output(dcb, LEGACY_I2C_CRT, 1);
6357
6358                 if (nv04_tv_identify(dev, bios->legacy.i2c_indices.tv) >= 0)
6359                         fabricate_tv_output(dcb, twoHeads);
6360
6361                 return 0;
6362         }
6363
6364         dcbtable = &bios->data[dcbptr];
6365
6366         /* get DCB version */
6367         dcb->version = dcbtable[0];
6368         NV_TRACE(dev, "Found Display Configuration Block version %d.%d\n",
6369                  dcb->version >> 4, dcb->version & 0xf);
6370
6371         if (dcb->version >= 0x20) { /* NV17+ */
6372                 uint32_t sig;
6373
6374                 if (dcb->version >= 0x30) { /* NV40+ */
6375                         headerlen = dcbtable[1];
6376                         entries = dcbtable[2];
6377                         recordlength = dcbtable[3];
6378                         i2ctabptr = ROM16(dcbtable[4]);
6379                         sig = ROM32(dcbtable[6]);
6380                         dcb->gpio_table_ptr = ROM16(dcbtable[10]);
6381                         dcb->connector_table_ptr = ROM16(dcbtable[20]);
6382                 } else {
6383                         i2ctabptr = ROM16(dcbtable[2]);
6384                         sig = ROM32(dcbtable[4]);
6385                         headerlen = 8;
6386                 }
6387
6388                 if (sig != 0x4edcbdcb) {
6389                         NV_ERROR(dev, "Bad Display Configuration Block "
6390                                         "signature (%08X)\n", sig);
6391                         return -EINVAL;
6392                 }
6393         } else if (dcb->version >= 0x15) { /* some NV11 and NV20 */
6394                 char sig[8] = { 0 };
6395
6396                 strncpy(sig, (char *)&dcbtable[-7], 7);
6397                 i2ctabptr = ROM16(dcbtable[2]);
6398                 recordlength = 10;
6399                 confofs = 6;
6400
6401                 if (strcmp(sig, "DEV_REC")) {
6402                         NV_ERROR(dev, "Bad Display Configuration Block "
6403                                         "signature (%s)\n", sig);
6404                         return -EINVAL;
6405                 }
6406         } else {
6407                 /*
6408                  * v1.4 (some NV15/16, NV11+) seems the same as v1.5, but always
6409                  * has the same single (crt) entry, even when tv-out present, so
6410                  * the conclusion is this version cannot really be used.
6411                  * v1.2 tables (some NV6/10, and NV15+) normally have the same
6412                  * 5 entries, which are not specific to the card and so no use.
6413                  * v1.2 does have an I2C table that read_dcb_i2c_table can
6414                  * handle, but cards exist (nv11 in #14821) with a bad i2c table
6415                  * pointer, so use the indices parsed in parse_bmp_structure.
6416                  * v1.1 (NV5+, maybe some NV4) is entirely unhelpful
6417                  */
6418                 NV_TRACEWARN(dev, "No useful information in BIOS output table; "
6419                                   "adding all possible outputs\n");
6420                 fabricate_vga_output(dcb, LEGACY_I2C_CRT, 1);
6421
6422                 /*
6423                  * Attempt to detect TV before DVI because the test
6424                  * for the former is more accurate and it rules the
6425                  * latter out.
6426                  */
6427                 if (nv04_tv_identify(dev,
6428                                      bios->legacy.i2c_indices.tv) >= 0)
6429                         fabricate_tv_output(dcb, twoHeads);
6430
6431                 else if (bios->tmds.output0_script_ptr ||
6432                          bios->tmds.output1_script_ptr)
6433                         fabricate_dvi_i_output(dcb, twoHeads);
6434
6435                 return 0;
6436         }
6437
6438         if (!i2ctabptr)
6439                 NV_WARN(dev, "No pointer to DCB I2C port table\n");
6440         else {
6441                 dcb->i2c_table = &bios->data[i2ctabptr];
6442                 if (dcb->version >= 0x30)
6443                         dcb->i2c_default_indices = dcb->i2c_table[4];
6444
6445                 /*
6446                  * Parse the "management" I2C bus, used for hardware
6447                  * monitoring and some external TMDS transmitters.
6448                  */
6449                 if (dcb->version >= 0x22) {
6450                         int idx = (dcb->version >= 0x40 ?
6451                                    dcb->i2c_default_indices & 0xf :
6452                                    2);
6453
6454                         read_dcb_i2c_entry(dev, dcb->version, dcb->i2c_table,
6455                                            idx, &dcb->i2c[idx]);
6456                 }
6457         }
6458
6459         if (entries > DCB_MAX_NUM_ENTRIES)
6460                 entries = DCB_MAX_NUM_ENTRIES;
6461
6462         for (i = 0; i < entries; i++) {
6463                 uint32_t connection, config = 0;
6464
6465                 connection = ROM32(dcbtable[headerlen + recordlength * i]);
6466                 if (configblock)
6467                         config = ROM32(dcbtable[headerlen + confofs + recordlength * i]);
6468
6469                 /* seen on an NV11 with DCB v1.5 */
6470                 if (connection == 0x00000000)
6471                         break;
6472
6473                 /* seen on an NV17 with DCB v2.0 */
6474                 if (connection == 0xffffffff)
6475                         break;
6476
6477                 if ((connection & 0x0000000f) == 0x0000000f)
6478                         continue;
6479
6480                 if (!apply_dcb_encoder_quirks(dev, i, &connection, &config))
6481                         continue;
6482
6483                 NV_TRACEWARN(dev, "Raw DCB entry %d: %08x %08x\n",
6484                              dcb->entries, connection, config);
6485
6486                 if (!parse_dcb_entry(dev, dcb, connection, config))
6487                         break;
6488         }
6489
6490         /*
6491          * apart for v2.1+ not being known for requiring merging, this
6492          * guarantees dcbent->index is the index of the entry in the rom image
6493          */
6494         if (dcb->version < 0x21)
6495                 merge_like_dcb_entries(dev, dcb);
6496
6497         if (!dcb->entries)
6498                 return -ENXIO;
6499
6500         parse_dcb_gpio_table(bios);
6501         parse_dcb_connector_table(bios);
6502         return 0;
6503 }
6504
6505 static void
6506 fixup_legacy_connector(struct nvbios *bios)
6507 {
6508         struct dcb_table *dcb = &bios->dcb;
6509         int i, i2c, i2c_conn[DCB_MAX_NUM_I2C_ENTRIES] = { };
6510
6511         /*
6512          * DCB 3.0 also has the table in most cases, but there are some cards
6513          * where the table is filled with stub entries, and the DCB entriy
6514          * indices are all 0.  We don't need the connector indices on pre-G80
6515          * chips (yet?) so limit the use to DCB 4.0 and above.
6516          */
6517         if (dcb->version >= 0x40)
6518                 return;
6519
6520         dcb->connector.entries = 0;
6521
6522         /*
6523          * No known connector info before v3.0, so make it up.  the rule here
6524          * is: anything on the same i2c bus is considered to be on the same
6525          * connector.  any output without an associated i2c bus is assigned
6526          * its own unique connector index.
6527          */
6528         for (i = 0; i < dcb->entries; i++) {
6529                 /*
6530                  * Ignore the I2C index for on-chip TV-out, as there
6531                  * are cards with bogus values (nv31m in bug 23212),
6532                  * and it's otherwise useless.
6533                  */
6534                 if (dcb->entry[i].type == OUTPUT_TV &&
6535                     dcb->entry[i].location == DCB_LOC_ON_CHIP)
6536                         dcb->entry[i].i2c_index = 0xf;
6537                 i2c = dcb->entry[i].i2c_index;
6538
6539                 if (i2c_conn[i2c]) {
6540                         dcb->entry[i].connector = i2c_conn[i2c] - 1;
6541                         continue;
6542                 }
6543
6544                 dcb->entry[i].connector = dcb->connector.entries++;
6545                 if (i2c != 0xf)
6546                         i2c_conn[i2c] = dcb->connector.entries;
6547         }
6548
6549         /* Fake the connector table as well as just connector indices */
6550         for (i = 0; i < dcb->connector.entries; i++) {
6551                 dcb->connector.entry[i].index = i;
6552                 dcb->connector.entry[i].type = divine_connector_type(bios, i);
6553                 dcb->connector.entry[i].gpio_tag = 0xff;
6554         }
6555 }
6556
6557 static void
6558 fixup_legacy_i2c(struct nvbios *bios)
6559 {
6560         struct dcb_table *dcb = &bios->dcb;
6561         int i;
6562
6563         for (i = 0; i < dcb->entries; i++) {
6564                 if (dcb->entry[i].i2c_index == LEGACY_I2C_CRT)
6565                         dcb->entry[i].i2c_index = bios->legacy.i2c_indices.crt;
6566                 if (dcb->entry[i].i2c_index == LEGACY_I2C_PANEL)
6567                         dcb->entry[i].i2c_index = bios->legacy.i2c_indices.panel;
6568                 if (dcb->entry[i].i2c_index == LEGACY_I2C_TV)
6569                         dcb->entry[i].i2c_index = bios->legacy.i2c_indices.tv;
6570         }
6571 }
6572
6573 static int load_nv17_hwsq_ucode_entry(struct drm_device *dev, struct nvbios *bios, uint16_t hwsq_offset, int entry)
6574 {
6575         /*
6576          * The header following the "HWSQ" signature has the number of entries,
6577          * and the entry size
6578          *
6579          * An entry consists of a dword to write to the sequencer control reg
6580          * (0x00001304), followed by the ucode bytes, written sequentially,
6581          * starting at reg 0x00001400
6582          */
6583
6584         uint8_t bytes_to_write;
6585         uint16_t hwsq_entry_offset;
6586         int i;
6587
6588         if (bios->data[hwsq_offset] <= entry) {
6589                 NV_ERROR(dev, "Too few entries in HW sequencer table for "
6590                                 "requested entry\n");
6591                 return -ENOENT;
6592         }
6593
6594         bytes_to_write = bios->data[hwsq_offset + 1];
6595
6596         if (bytes_to_write != 36) {
6597                 NV_ERROR(dev, "Unknown HW sequencer entry size\n");
6598                 return -EINVAL;
6599         }
6600
6601         NV_TRACE(dev, "Loading NV17 power sequencing microcode\n");
6602
6603         hwsq_entry_offset = hwsq_offset + 2 + entry * bytes_to_write;
6604
6605         /* set sequencer control */
6606         bios_wr32(bios, 0x00001304, ROM32(bios->data[hwsq_entry_offset]));
6607         bytes_to_write -= 4;
6608
6609         /* write ucode */
6610         for (i = 0; i < bytes_to_write; i += 4)
6611                 bios_wr32(bios, 0x00001400 + i, ROM32(bios->data[hwsq_entry_offset + i + 4]));
6612
6613         /* twiddle NV_PBUS_DEBUG_4 */
6614         bios_wr32(bios, NV_PBUS_DEBUG_4, bios_rd32(bios, NV_PBUS_DEBUG_4) | 0x18);
6615
6616         return 0;
6617 }
6618
6619 static int load_nv17_hw_sequencer_ucode(struct drm_device *dev,
6620                                         struct nvbios *bios)
6621 {
6622         /*
6623          * BMP based cards, from NV17, need a microcode loading to correctly
6624          * control the GPIO etc for LVDS panels
6625          *
6626          * BIT based cards seem to do this directly in the init scripts
6627          *
6628          * The microcode entries are found by the "HWSQ" signature.
6629          */
6630
6631         const uint8_t hwsq_signature[] = { 'H', 'W', 'S', 'Q' };
6632         const int sz = sizeof(hwsq_signature);
6633         int hwsq_offset;
6634
6635         hwsq_offset = findstr(bios->data, bios->length, hwsq_signature, sz);
6636         if (!hwsq_offset)
6637                 return 0;
6638
6639         /* always use entry 0? */
6640         return load_nv17_hwsq_ucode_entry(dev, bios, hwsq_offset + sz, 0);
6641 }
6642
6643 uint8_t *nouveau_bios_embedded_edid(struct drm_device *dev)
6644 {
6645         struct drm_nouveau_private *dev_priv = dev->dev_private;
6646         struct nvbios *bios = &dev_priv->vbios;
6647         const uint8_t edid_sig[] = {
6648                         0x00, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0x00 };
6649         uint16_t offset = 0;
6650         uint16_t newoffset;
6651         int searchlen = NV_PROM_SIZE;
6652
6653         if (bios->fp.edid)
6654                 return bios->fp.edid;
6655
6656         while (searchlen) {
6657                 newoffset = findstr(&bios->data[offset], searchlen,
6658                                                                 edid_sig, 8);
6659                 if (!newoffset)
6660                         return NULL;
6661                 offset += newoffset;
6662                 if (!nv_cksum(&bios->data[offset], EDID1_LEN))
6663                         break;
6664
6665                 searchlen -= offset;
6666                 offset++;
6667         }
6668
6669         NV_TRACE(dev, "Found EDID in BIOS\n");
6670
6671         return bios->fp.edid = &bios->data[offset];
6672 }
6673
6674 void
6675 nouveau_bios_run_init_table(struct drm_device *dev, uint16_t table,
6676                             struct dcb_entry *dcbent)
6677 {
6678         struct drm_nouveau_private *dev_priv = dev->dev_private;
6679         struct nvbios *bios = &dev_priv->vbios;
6680         struct init_exec iexec = { true, false };
6681
6682         mutex_lock(&bios->lock);
6683         bios->display.output = dcbent;
6684         parse_init_table(bios, table, &iexec);
6685         bios->display.output = NULL;
6686         mutex_unlock(&bios->lock);
6687 }
6688
6689 static bool NVInitVBIOS(struct drm_device *dev)
6690 {
6691         struct drm_nouveau_private *dev_priv = dev->dev_private;
6692         struct nvbios *bios = &dev_priv->vbios;
6693
6694         memset(bios, 0, sizeof(struct nvbios));
6695         mutex_init(&bios->lock);
6696         bios->dev = dev;
6697
6698         if (!NVShadowVBIOS(dev, bios->data))
6699                 return false;
6700
6701         bios->length = NV_PROM_SIZE;
6702         return true;
6703 }
6704
6705 static int nouveau_parse_vbios_struct(struct drm_device *dev)
6706 {
6707         struct drm_nouveau_private *dev_priv = dev->dev_private;
6708         struct nvbios *bios = &dev_priv->vbios;
6709         const uint8_t bit_signature[] = { 0xff, 0xb8, 'B', 'I', 'T' };
6710         const uint8_t bmp_signature[] = { 0xff, 0x7f, 'N', 'V', 0x0 };
6711         int offset;
6712
6713         offset = findstr(bios->data, bios->length,
6714                                         bit_signature, sizeof(bit_signature));
6715         if (offset) {
6716                 NV_TRACE(dev, "BIT BIOS found\n");
6717                 return parse_bit_structure(bios, offset + 6);
6718         }
6719
6720         offset = findstr(bios->data, bios->length,
6721                                         bmp_signature, sizeof(bmp_signature));
6722         if (offset) {
6723                 NV_TRACE(dev, "BMP BIOS found\n");
6724                 return parse_bmp_structure(dev, bios, offset);
6725         }
6726
6727         NV_ERROR(dev, "No known BIOS signature found\n");
6728         return -ENODEV;
6729 }
6730
6731 int
6732 nouveau_run_vbios_init(struct drm_device *dev)
6733 {
6734         struct drm_nouveau_private *dev_priv = dev->dev_private;
6735         struct nvbios *bios = &dev_priv->vbios;
6736         int i, ret = 0;
6737
6738         /* Reset the BIOS head to 0. */
6739         bios->state.crtchead = 0;
6740
6741         if (bios->major_version < 5)    /* BMP only */
6742                 load_nv17_hw_sequencer_ucode(dev, bios);
6743
6744         if (bios->execute) {
6745                 bios->fp.last_script_invoc = 0;
6746                 bios->fp.lvds_init_run = false;
6747         }
6748
6749         parse_init_tables(bios);
6750
6751         /*
6752          * Runs some additional script seen on G8x VBIOSen.  The VBIOS'
6753          * parser will run this right after the init tables, the binary
6754          * driver appears to run it at some point later.
6755          */
6756         if (bios->some_script_ptr) {
6757                 struct init_exec iexec = {true, false};
6758
6759                 NV_INFO(dev, "Parsing VBIOS init table at offset 0x%04X\n",
6760                         bios->some_script_ptr);
6761                 parse_init_table(bios, bios->some_script_ptr, &iexec);
6762         }
6763
6764         if (dev_priv->card_type >= NV_50) {
6765                 for (i = 0; i < bios->dcb.entries; i++) {
6766                         nouveau_bios_run_display_table(dev,
6767                                                        &bios->dcb.entry[i],
6768                                                        0, 0);
6769                 }
6770         }
6771
6772         return ret;
6773 }
6774
6775 static void
6776 nouveau_bios_i2c_devices_takedown(struct drm_device *dev)
6777 {
6778         struct drm_nouveau_private *dev_priv = dev->dev_private;
6779         struct nvbios *bios = &dev_priv->vbios;
6780         struct dcb_i2c_entry *entry;
6781         int i;
6782
6783         entry = &bios->dcb.i2c[0];
6784         for (i = 0; i < DCB_MAX_NUM_I2C_ENTRIES; i++, entry++)
6785                 nouveau_i2c_fini(dev, entry);
6786 }
6787
6788 static bool
6789 nouveau_bios_posted(struct drm_device *dev)
6790 {
6791         struct drm_nouveau_private *dev_priv = dev->dev_private;
6792         unsigned htotal;
6793
6794         if (dev_priv->chipset >= NV_50) {
6795                 if (NVReadVgaCrtc(dev, 0, 0x00) == 0 &&
6796                     NVReadVgaCrtc(dev, 0, 0x1a) == 0)
6797                         return false;
6798                 return true;
6799         }
6800
6801         htotal  = NVReadVgaCrtc(dev, 0, 0x06);
6802         htotal |= (NVReadVgaCrtc(dev, 0, 0x07) & 0x01) << 8;
6803         htotal |= (NVReadVgaCrtc(dev, 0, 0x07) & 0x20) << 4;
6804         htotal |= (NVReadVgaCrtc(dev, 0, 0x25) & 0x01) << 10;
6805         htotal |= (NVReadVgaCrtc(dev, 0, 0x41) & 0x01) << 11;
6806
6807         return (htotal != 0);
6808 }
6809
6810 int
6811 nouveau_bios_init(struct drm_device *dev)
6812 {
6813         struct drm_nouveau_private *dev_priv = dev->dev_private;
6814         struct nvbios *bios = &dev_priv->vbios;
6815         int ret;
6816
6817         if (!NVInitVBIOS(dev))
6818                 return -ENODEV;
6819
6820         ret = nouveau_parse_vbios_struct(dev);
6821         if (ret)
6822                 return ret;
6823
6824         ret = parse_dcb_table(dev, bios, nv_two_heads(dev));
6825         if (ret)
6826                 return ret;
6827
6828         fixup_legacy_i2c(bios);
6829         fixup_legacy_connector(bios);
6830
6831         if (!bios->major_version)       /* we don't run version 0 bios */
6832                 return 0;
6833
6834         /* init script execution disabled */
6835         bios->execute = false;
6836
6837         /* ... unless card isn't POSTed already */
6838         if (!nouveau_bios_posted(dev)) {
6839                 NV_INFO(dev, "Adaptor not initialised, "
6840                         "running VBIOS init tables.\n");
6841                 bios->execute = true;
6842         }
6843
6844         ret = nouveau_run_vbios_init(dev);
6845         if (ret)
6846                 return ret;
6847
6848         /* feature_byte on BMP is poor, but init always sets CR4B */
6849         if (bios->major_version < 5)
6850                 bios->is_mobile = NVReadVgaCrtc(dev, 0, NV_CIO_CRE_4B) & 0x40;
6851
6852         /* all BIT systems need p_f_m_t for digital_min_front_porch */
6853         if (bios->is_mobile || bios->major_version >= 5)
6854                 ret = parse_fp_mode_table(dev, bios);
6855
6856         /* allow subsequent scripts to execute */
6857         bios->execute = true;
6858
6859         return 0;
6860 }
6861
6862 void
6863 nouveau_bios_takedown(struct drm_device *dev)
6864 {
6865         nouveau_bios_i2c_devices_takedown(dev);
6866 }