sound/soc/codecs/tlv320aic3x.c

   1 /*
   2  * ALSA SoC TLV320AIC3X codec driver
   3  *
   4  * Author:      Vladimir Barinov, <vbarinov@embeddedalley.com>
   5  * Copyright:   (C) 2007 MontaVista Software, Inc., <source@mvista.com>
   6  *
   7  * Based on sound/soc/codecs/wm8753.c by Liam Girdwood
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  *
  13  * Notes:
  14  *  The AIC3X is a driver for a low power stereo audio
  15  *  codecs aic31, aic32, aic33.
  16  *
  17  *  It supports full aic33 codec functionality.
  18  *  The compatibility with aic32, aic31 is as follows:
  19  *        aic32        |        aic31
  20  *  ---------------------------------------
  21  *   MONO_LOUT -> N/A  |  MONO_LOUT -> N/A
  22  *                     |  IN1L -> LINE1L
  23  *                     |  IN1R -> LINE1R
  24  *                     |  IN2L -> LINE2L
  25  *                     |  IN2R -> LINE2R
  26  *                     |  MIC3L/R -> N/A
  27  *   truncated internal functionality in
  28  *   accordance with documentation
  29  *  ---------------------------------------
  30  *
  31  *  Hence the machine layer should disable unsupported inputs/outputs by
  32  *  snd_soc_dapm_disable_pin(codec, "MONO_LOUT"), etc.
  33  */
  34
  35 #include <linux/module.h>
  36 #include <linux/moduleparam.h>
  37 #include <linux/init.h>
  38 #include <linux/delay.h>
  39 #include <linux/pm.h>
  40 #include <linux/i2c.h>
  41 #include <linux/platform_device.h>
  42 #include <sound/core.h>
  43 #include <sound/pcm.h>
  44 #include <sound/pcm_params.h>
  45 #include <sound/soc.h>
  46 #include <sound/soc-dapm.h>
  47 #include <sound/initval.h>
  48 #include <sound/tlv.h>
  49
  50 #include "tlv320aic3x.h"
  51
  52 /* codec private data */
  53 struct aic3x_priv {
  54         struct snd_soc_codec codec;
  55         unsigned int sysclk;
  56         int master;
  57 };
  58
  59 /*
  60  * AIC3X register cache
  61  * We can't read the AIC3X register space when we are
  62  * using 2 wire for device control, so we cache them instead.
  63  * There is no point in caching the reset register
  64  */
  65 static const u8 aic3x_reg[AIC3X_CACHEREGNUM] = {
  66         0x00, 0x00, 0x00, 0x10, /* 0 */
  67         0x04, 0x00, 0x00, 0x00, /* 4 */
  68         0x00, 0x00, 0x00, 0x01, /* 8 */
  69         0x00, 0x00, 0x00, 0x80, /* 12 */
  70         0x80, 0xff, 0xff, 0x78, /* 16 */
  71         0x78, 0x78, 0x78, 0x78, /* 20 */
  72         0x78, 0x00, 0x00, 0xfe, /* 24 */
  73         0x00, 0x00, 0xfe, 0x00, /* 28 */
  74         0x18, 0x18, 0x00, 0x00, /* 32 */
  75         0x00, 0x00, 0x00, 0x00, /* 36 */
  76         0x00, 0x00, 0x00, 0x80, /* 40 */
  77         0x80, 0x00, 0x00, 0x00, /* 44 */
  78         0x00, 0x00, 0x00, 0x04, /* 48 */
  79         0x00, 0x00, 0x00, 0x00, /* 52 */
  80         0x00, 0x00, 0x04, 0x00, /* 56 */
  81         0x00, 0x00, 0x00, 0x00, /* 60 */
  82         0x00, 0x04, 0x00, 0x00, /* 64 */
  83         0x00, 0x00, 0x00, 0x00, /* 68 */
  84         0x04, 0x00, 0x00, 0x00, /* 72 */
  85         0x00, 0x00, 0x00, 0x00, /* 76 */
  86         0x00, 0x00, 0x00, 0x00, /* 80 */
  87         0x00, 0x00, 0x00, 0x00, /* 84 */
  88         0x00, 0x00, 0x00, 0x00, /* 88 */
  89         0x00, 0x00, 0x00, 0x00, /* 92 */
  90         0x00, 0x00, 0x00, 0x00, /* 96 */
  91         0x00, 0x00, 0x02,       /* 100 */
  92 };
  93
  94 /*
  95  * read aic3x register cache
  96  */
  97 static inline unsigned int aic3x_read_reg_cache(struct snd_soc_codec *codec,
  98                                                 unsigned int reg)
  99 {
 100         u8 *cache = codec->reg_cache;
 101         if (reg >= AIC3X_CACHEREGNUM)
 102                 return -1;
 103         return cache[reg];
 104 }
 105
 106 /*
 107  * write aic3x register cache
 108  */
 109 static inline void aic3x_write_reg_cache(struct snd_soc_codec *codec,
 110                                          u8 reg, u8 value)
 111 {
 112         u8 *cache = codec->reg_cache;
 113         if (reg >= AIC3X_CACHEREGNUM)
 114                 return;
 115         cache[reg] = value;
 116 }
 117
 118 /*
 119  * write to the aic3x register space
 120  */
 121 static int aic3x_write(struct snd_soc_codec *codec, unsigned int reg,
 122                        unsigned int value)
 123 {
 124         u8 data[2];
 125
 126         /* data is
 127          *   D15..D8 aic3x register offset
 128          *   D7...D0 register data
 129          */
 130         data[0] = reg & 0xff;
 131         data[1] = value & 0xff;
 132
 133         aic3x_write_reg_cache(codec, data[0], data[1]);
 134         if (codec->hw_write(codec->control_data, data, 2) == 2)
 135                 return 0;
 136         else
 137                 return -EIO;
 138 }
 139
 140 /*
 141  * read from the aic3x register space
 142  */
 143 static int aic3x_read(struct snd_soc_codec *codec, unsigned int reg,
 144                       u8 *value)
 145 {
 146         *value = reg & 0xff;
 147
 148         value[0] = i2c_smbus_read_byte_data(codec->control_data, value[0]);
 149
 150         aic3x_write_reg_cache(codec, reg, *value);
 151         return 0;
 152 }
 153
 154 #define SOC_DAPM_SINGLE_AIC3X(xname, reg, shift, mask, invert) \
 155 {       .iface = SNDRV_CTL_ELEM_IFACE_MIXER, .name = xname, \
 156         .info = snd_soc_info_volsw, \
 157         .get = snd_soc_dapm_get_volsw, .put = snd_soc_dapm_put_volsw_aic3x, \
 158         .private_value =  SOC_SINGLE_VALUE(reg, shift, mask, invert) }
 159
 160 /*
 161  * All input lines are connected when !0xf and disconnected with 0xf bit field,
 162  * so we have to use specific dapm_put call for input mixer
 163  */
 164 static int snd_soc_dapm_put_volsw_aic3x(struct snd_kcontrol *kcontrol,
 165                                         struct snd_ctl_elem_value *ucontrol)
 166 {
 167         struct snd_soc_dapm_widget *widget = snd_kcontrol_chip(kcontrol);
 168         struct soc_mixer_control *mc =
 169                 (struct soc_mixer_control *)kcontrol->private_value;
 170         unsigned int reg = mc->reg;
 171         unsigned int shift = mc->shift;
 172         int max = mc->max;
 173         unsigned int mask = (1 << fls(max)) - 1;
 174         unsigned int invert = mc->invert;
 175         unsigned short val, val_mask;
 176         int ret;
 177         struct snd_soc_dapm_path *path;
 178         int found = 0;
 179
 180         val = (ucontrol->value.integer.value[0] & mask);
 181
 182         mask = 0xf;
 183         if (val)
 184                 val = mask;
 185
 186         if (invert)
 187                 val = mask - val;
 188         val_mask = mask << shift;
 189         val = val << shift;
 190
 191         mutex_lock(&widget->codec->mutex);
 192
 193         if (snd_soc_test_bits(widget->codec, reg, val_mask, val)) {
 194                 /* find dapm widget path assoc with kcontrol */
 195                 list_for_each_entry(path, &widget->codec->dapm_paths, list) {
 196                         if (path->kcontrol != kcontrol)
 197                                 continue;
 198
 199                         /* found, now check type */
 200                         found = 1;
 201                         if (val)
 202                                 /* new connection */
 203                                 path->connect = invert ? 0 : 1;
 204                         else
 205                                 /* old connection must be powered down */
 206                                 path->connect = invert ? 1 : 0;
 207                         break;
 208                 }
 209
 210                 if (found)
 211                         snd_soc_dapm_sync(widget->codec);
 212         }
 213
 214         ret = snd_soc_update_bits(widget->codec, reg, val_mask, val);
 215
 216         mutex_unlock(&widget->codec->mutex);
 217         return ret;
 218 }
 219
 220 static const char *aic3x_left_dac_mux[] = { "DAC_L1", "DAC_L3", "DAC_L2" };
 221 static const char *aic3x_right_dac_mux[] = { "DAC_R1", "DAC_R3", "DAC_R2" };
 222 static const char *aic3x_left_hpcom_mux[] =
 223     { "differential of HPLOUT", "constant VCM", "single-ended" };
 224 static const char *aic3x_right_hpcom_mux[] =
 225     { "differential of HPROUT", "constant VCM", "single-ended",
 226       "differential of HPLCOM", "external feedback" };
 227 static const char *aic3x_linein_mode_mux[] = { "single-ended", "differential" };
 228 static const char *aic3x_adc_hpf[] =
 229     { "Disabled", "0.0045xFs", "0.0125xFs", "0.025xFs" };
 230
 231 #define LDAC_ENUM       0
 232 #define RDAC_ENUM       1
 233 #define LHPCOM_ENUM     2
 234 #define RHPCOM_ENUM     3
 235 #define LINE1L_ENUM     4
 236 #define LINE1R_ENUM     5
 237 #define LINE2L_ENUM     6
 238 #define LINE2R_ENUM     7
 239 #define ADC_HPF_ENUM    8
 240
 241 static const struct soc_enum aic3x_enum[] = {
 242         SOC_ENUM_SINGLE(DAC_LINE_MUX, 6, 3, aic3x_left_dac_mux),
 243         SOC_ENUM_SINGLE(DAC_LINE_MUX, 4, 3, aic3x_right_dac_mux),
 244         SOC_ENUM_SINGLE(HPLCOM_CFG, 4, 3, aic3x_left_hpcom_mux),
 245         SOC_ENUM_SINGLE(HPRCOM_CFG, 3, 5, aic3x_right_hpcom_mux),
 246         SOC_ENUM_SINGLE(LINE1L_2_LADC_CTRL, 7, 2, aic3x_linein_mode_mux),
 247         SOC_ENUM_SINGLE(LINE1R_2_RADC_CTRL, 7, 2, aic3x_linein_mode_mux),
 248         SOC_ENUM_SINGLE(LINE2L_2_LADC_CTRL, 7, 2, aic3x_linein_mode_mux),
 249         SOC_ENUM_SINGLE(LINE2R_2_RADC_CTRL, 7, 2, aic3x_linein_mode_mux),
 250         SOC_ENUM_DOUBLE(AIC3X_CODEC_DFILT_CTRL, 6, 4, 4, aic3x_adc_hpf),
 251 };
 252
 253 /*
 254  * DAC digital volumes. From -63.5 to 0 dB in 0.5 dB steps
 255  */
 256 static DECLARE_TLV_DB_SCALE(dac_tlv, -6350, 50, 0);
 257 /* ADC PGA gain volumes. From 0 to 59.5 dB in 0.5 dB steps */
 258 static DECLARE_TLV_DB_SCALE(adc_tlv, 0, 50, 0);
 259 /*
 260  * Output stage volumes. From -78.3 to 0 dB. Muted below -78.3 dB.
 261  * Step size is approximately 0.5 dB over most of the scale but increasing
 262  * near the very low levels.
 263  * Define dB scale so that it is mostly correct for range about -55 to 0 dB
 264  * but having increasing dB difference below that (and where it doesn't count
 265  * so much). This setting shows -50 dB (actual is -50.3 dB) for register
 266  * value 100 and -58.5 dB (actual is -78.3 dB) for register value 117.
 267  */
 268 static DECLARE_TLV_DB_SCALE(output_stage_tlv, -5900, 50, 1);
 269
 270 static const struct snd_kcontrol_new aic3x_snd_controls[] = {
 271         /* Output */
 272         SOC_DOUBLE_R_TLV("PCM Playback Volume",
 273                          LDAC_VOL, RDAC_VOL, 0, 0x7f, 1, dac_tlv),
 274
 275         SOC_DOUBLE_R_TLV("Line DAC Playback Volume",
 276                          DACL1_2_LLOPM_VOL, DACR1_2_RLOPM_VOL,
 277                          0, 118, 1, output_stage_tlv),
 278         SOC_SINGLE("LineL Playback Switch", LLOPM_CTRL, 3, 0x01, 0),
 279         SOC_SINGLE("LineR Playback Switch", RLOPM_CTRL, 3, 0x01, 0),
 280         SOC_DOUBLE_R_TLV("LineL DAC Playback Volume",
 281                          DACL1_2_LLOPM_VOL, DACR1_2_LLOPM_VOL,
 282                          0, 118, 1, output_stage_tlv),
 283         SOC_SINGLE_TLV("LineL Left PGA Bypass Playback Volume",
 284                        PGAL_2_LLOPM_VOL, 0, 118, 1, output_stage_tlv),
 285         SOC_SINGLE_TLV("LineR Right PGA Bypass Playback Volume",
 286                        PGAR_2_RLOPM_VOL, 0, 118, 1, output_stage_tlv),
 287         SOC_DOUBLE_R_TLV("LineL Line2 Bypass Playback Volume",
 288                          LINE2L_2_LLOPM_VOL, LINE2R_2_LLOPM_VOL,
 289                          0, 118, 1, output_stage_tlv),
 290         SOC_DOUBLE_R_TLV("LineR Line2 Bypass Playback Volume",
 291                          LINE2L_2_RLOPM_VOL, LINE2R_2_RLOPM_VOL,
 292                          0, 118, 1, output_stage_tlv),
 293
 294         SOC_DOUBLE_R_TLV("Mono DAC Playback Volume",
 295                          DACL1_2_MONOLOPM_VOL, DACR1_2_MONOLOPM_VOL,
 296                          0, 118, 1, output_stage_tlv),
 297         SOC_SINGLE("Mono DAC Playback Switch", MONOLOPM_CTRL, 3, 0x01, 0),
 298         SOC_DOUBLE_R_TLV("Mono PGA Bypass Playback Volume",
 299                          PGAL_2_MONOLOPM_VOL, PGAR_2_MONOLOPM_VOL,
 300                          0, 118, 1, output_stage_tlv),
 301         SOC_DOUBLE_R_TLV("Mono Line2 Bypass Playback Volume",
 302                          LINE2L_2_MONOLOPM_VOL, LINE2R_2_MONOLOPM_VOL,
 303                          0, 118, 1, output_stage_tlv),
 304
 305         SOC_DOUBLE_R_TLV("HP DAC Playback Volume",
 306                          DACL1_2_HPLOUT_VOL, DACR1_2_HPROUT_VOL,
 307                          0, 118, 1, output_stage_tlv),
 308         SOC_DOUBLE_R("HP DAC Playback Switch", HPLOUT_CTRL, HPROUT_CTRL, 3,
 309                      0x01, 0),
 310         SOC_DOUBLE_R_TLV("HP Right PGA Bypass Playback Volume",
 311                          PGAR_2_HPLOUT_VOL, PGAR_2_HPROUT_VOL,
 312                          0, 118, 1, output_stage_tlv),
 313         SOC_SINGLE_TLV("HPL PGA Bypass Playback Volume",
 314                        PGAL_2_HPLOUT_VOL, 0, 118, 1, output_stage_tlv),
 315         SOC_SINGLE_TLV("HPR PGA Bypass Playback Volume",
 316                        PGAL_2_HPROUT_VOL, 0, 118, 1, output_stage_tlv),
 317         SOC_DOUBLE_R_TLV("HP Line2 Bypass Playback Volume",
 318                          LINE2L_2_HPLOUT_VOL, LINE2R_2_HPROUT_VOL,
 319                          0, 118, 1, output_stage_tlv),
 320
 321         SOC_DOUBLE_R_TLV("HPCOM DAC Playback Volume",
 322                          DACL1_2_HPLCOM_VOL, DACR1_2_HPRCOM_VOL,
 323                          0, 118, 1, output_stage_tlv),
 324         SOC_DOUBLE_R("HPCOM DAC Playback Switch", HPLCOM_CTRL, HPRCOM_CTRL, 3,
 325                      0x01, 0),
 326         SOC_SINGLE_TLV("HPLCOM PGA Bypass Playback Volume",
 327                        PGAL_2_HPLCOM_VOL, 0, 118, 1, output_stage_tlv),
 328         SOC_SINGLE_TLV("HPRCOM PGA Bypass Playback Volume",
 329                        PGAL_2_HPRCOM_VOL, 0, 118, 1, output_stage_tlv),
 330         SOC_DOUBLE_R_TLV("HPCOM Line2 Bypass Playback Volume",
 331                          LINE2L_2_HPLCOM_VOL, LINE2R_2_HPRCOM_VOL,
 332                          0, 118, 1, output_stage_tlv),
 333
 334         /*
 335          * Note: enable Automatic input Gain Controller with care. It can
 336          * adjust PGA to max value when ADC is on and will never go back.
 337         */
 338         SOC_DOUBLE_R("AGC Switch", LAGC_CTRL_A, RAGC_CTRL_A, 7, 0x01, 0),
 339
 340         /* Input */
 341         SOC_DOUBLE_R_TLV("PGA Capture Volume", LADC_VOL, RADC_VOL,
 342                          0, 119, 0, adc_tlv),
 343         SOC_DOUBLE_R("PGA Capture Switch", LADC_VOL, RADC_VOL, 7, 0x01, 1),
 344
 345         SOC_ENUM("ADC HPF Cut-off", aic3x_enum[ADC_HPF_ENUM]),
 346 };
 347
 348 /* Left DAC Mux */
 349 static const struct snd_kcontrol_new aic3x_left_dac_mux_controls =
 350 SOC_DAPM_ENUM("Route", aic3x_enum[LDAC_ENUM]);
 351
 352 /* Right DAC Mux */
 353 static const struct snd_kcontrol_new aic3x_right_dac_mux_controls =
 354 SOC_DAPM_ENUM("Route", aic3x_enum[RDAC_ENUM]);
 355
 356 /* Left HPCOM Mux */
 357 static const struct snd_kcontrol_new aic3x_left_hpcom_mux_controls =
 358 SOC_DAPM_ENUM("Route", aic3x_enum[LHPCOM_ENUM]);
 359
 360 /* Right HPCOM Mux */
 361 static const struct snd_kcontrol_new aic3x_right_hpcom_mux_controls =
 362 SOC_DAPM_ENUM("Route", aic3x_enum[RHPCOM_ENUM]);
 363
 364 /* Left DAC_L1 Mixer */
 365 static const struct snd_kcontrol_new aic3x_left_dac_mixer_controls[] = {
 366         SOC_DAPM_SINGLE("LineL Switch", DACL1_2_LLOPM_VOL, 7, 1, 0),
 367         SOC_DAPM_SINGLE("LineR Switch", DACL1_2_RLOPM_VOL, 7, 1, 0),
 368         SOC_DAPM_SINGLE("Mono Switch", DACL1_2_MONOLOPM_VOL, 7, 1, 0),
 369         SOC_DAPM_SINGLE("HP Switch", DACL1_2_HPLOUT_VOL, 7, 1, 0),
 370         SOC_DAPM_SINGLE("HPCOM Switch", DACL1_2_HPLCOM_VOL, 7, 1, 0),
 371 };
 372
 373 /* Right DAC_R1 Mixer */
 374 static const struct snd_kcontrol_new aic3x_right_dac_mixer_controls[] = {
 375         SOC_DAPM_SINGLE("LineL Switch", DACR1_2_LLOPM_VOL, 7, 1, 0),
 376         SOC_DAPM_SINGLE("LineR Switch", DACR1_2_RLOPM_VOL, 7, 1, 0),
 377         SOC_DAPM_SINGLE("Mono Switch", DACR1_2_MONOLOPM_VOL, 7, 1, 0),
 378         SOC_DAPM_SINGLE("HP Switch", DACR1_2_HPROUT_VOL, 7, 1, 0),
 379         SOC_DAPM_SINGLE("HPCOM Switch", DACR1_2_HPRCOM_VOL, 7, 1, 0),
 380 };
 381
 382 /* Left PGA Mixer */
 383 static const struct snd_kcontrol_new aic3x_left_pga_mixer_controls[] = {
 384         SOC_DAPM_SINGLE_AIC3X("Line1L Switch", LINE1L_2_LADC_CTRL, 3, 1, 1),
 385         SOC_DAPM_SINGLE_AIC3X("Line1R Switch", LINE1R_2_LADC_CTRL, 3, 1, 1),
 386         SOC_DAPM_SINGLE_AIC3X("Line2L Switch", LINE2L_2_LADC_CTRL, 3, 1, 1),
 387         SOC_DAPM_SINGLE_AIC3X("Mic3L Switch", MIC3LR_2_LADC_CTRL, 4, 1, 1),
 388         SOC_DAPM_SINGLE_AIC3X("Mic3R Switch", MIC3LR_2_LADC_CTRL, 0, 1, 1),
 389 };
 390
 391 /* Right PGA Mixer */
 392 static const struct snd_kcontrol_new aic3x_right_pga_mixer_controls[] = {
 393         SOC_DAPM_SINGLE_AIC3X("Line1R Switch", LINE1R_2_RADC_CTRL, 3, 1, 1),
 394         SOC_DAPM_SINGLE_AIC3X("Line1L Switch", LINE1L_2_RADC_CTRL, 3, 1, 1),
 395         SOC_DAPM_SINGLE_AIC3X("Line2R Switch", LINE2R_2_RADC_CTRL, 3, 1, 1),
 396         SOC_DAPM_SINGLE_AIC3X("Mic3L Switch", MIC3LR_2_RADC_CTRL, 4, 1, 1),
 397         SOC_DAPM_SINGLE_AIC3X("Mic3R Switch", MIC3LR_2_RADC_CTRL, 0, 1, 1),
 398 };
 399
 400 /* Left Line1 Mux */
 401 static const struct snd_kcontrol_new aic3x_left_line1_mux_controls =
 402 SOC_DAPM_ENUM("Route", aic3x_enum[LINE1L_ENUM]);
 403
 404 /* Right Line1 Mux */
 405 static const struct snd_kcontrol_new aic3x_right_line1_mux_controls =
 406 SOC_DAPM_ENUM("Route", aic3x_enum[LINE1R_ENUM]);
 407
 408 /* Left Line2 Mux */
 409 static const struct snd_kcontrol_new aic3x_left_line2_mux_controls =
 410 SOC_DAPM_ENUM("Route", aic3x_enum[LINE2L_ENUM]);
 411
 412 /* Right Line2 Mux */
 413 static const struct snd_kcontrol_new aic3x_right_line2_mux_controls =
 414 SOC_DAPM_ENUM("Route", aic3x_enum[LINE2R_ENUM]);
 415
 416 /* Left PGA Bypass Mixer */
 417 static const struct snd_kcontrol_new aic3x_left_pga_bp_mixer_controls[] = {
 418         SOC_DAPM_SINGLE("LineL Switch", PGAL_2_LLOPM_VOL, 7, 1, 0),
 419         SOC_DAPM_SINGLE("LineR Switch", PGAL_2_RLOPM_VOL, 7, 1, 0),
 420         SOC_DAPM_SINGLE("Mono Switch", PGAL_2_MONOLOPM_VOL, 7, 1, 0),
 421         SOC_DAPM_SINGLE("HPL Switch", PGAL_2_HPLOUT_VOL, 7, 1, 0),
 422         SOC_DAPM_SINGLE("HPR Switch", PGAL_2_HPROUT_VOL, 7, 1, 0),
 423         SOC_DAPM_SINGLE("HPLCOM Switch", PGAL_2_HPLCOM_VOL, 7, 1, 0),
 424         SOC_DAPM_SINGLE("HPRCOM Switch", PGAL_2_HPRCOM_VOL, 7, 1, 0),
 425 };
 426
 427 /* Right PGA Bypass Mixer */
 428 static const struct snd_kcontrol_new aic3x_right_pga_bp_mixer_controls[] = {
 429         SOC_DAPM_SINGLE("LineL Switch", PGAR_2_LLOPM_VOL, 7, 1, 0),
 430         SOC_DAPM_SINGLE("LineR Switch", PGAR_2_RLOPM_VOL, 7, 1, 0),
 431         SOC_DAPM_SINGLE("Mono Switch", PGAR_2_MONOLOPM_VOL, 7, 1, 0),
 432         SOC_DAPM_SINGLE("HPL Switch", PGAR_2_HPLOUT_VOL, 7, 1, 0),
 433         SOC_DAPM_SINGLE("HPR Switch", PGAR_2_HPROUT_VOL, 7, 1, 0),
 434         SOC_DAPM_SINGLE("HPLCOM Switch", PGAR_2_HPLCOM_VOL, 7, 1, 0),
 435         SOC_DAPM_SINGLE("HPRCOM Switch", PGAR_2_HPRCOM_VOL, 7, 1, 0),
 436 };
 437
 438 /* Left Line2 Bypass Mixer */
 439 static const struct snd_kcontrol_new aic3x_left_line2_bp_mixer_controls[] = {
 440         SOC_DAPM_SINGLE("LineL Switch", LINE2L_2_LLOPM_VOL, 7, 1, 0),
 441         SOC_DAPM_SINGLE("LineR Switch", LINE2L_2_RLOPM_VOL, 7, 1, 0),
 442         SOC_DAPM_SINGLE("Mono Switch", LINE2L_2_MONOLOPM_VOL, 7, 1, 0),
 443         SOC_DAPM_SINGLE("HP Switch", LINE2L_2_HPLOUT_VOL, 7, 1, 0),
 444         SOC_DAPM_SINGLE("HPLCOM Switch", LINE2L_2_HPLCOM_VOL, 7, 1, 0),
 445 };
 446
 447 /* Right Line2 Bypass Mixer */
 448 static const struct snd_kcontrol_new aic3x_right_line2_bp_mixer_controls[] = {
 449         SOC_DAPM_SINGLE("LineL Switch", LINE2R_2_LLOPM_VOL, 7, 1, 0),
 450         SOC_DAPM_SINGLE("LineR Switch", LINE2R_2_RLOPM_VOL, 7, 1, 0),
 451         SOC_DAPM_SINGLE("Mono Switch", LINE2R_2_MONOLOPM_VOL, 7, 1, 0),
 452         SOC_DAPM_SINGLE("HP Switch", LINE2R_2_HPROUT_VOL, 7, 1, 0),
 453         SOC_DAPM_SINGLE("HPRCOM Switch", LINE2R_2_HPRCOM_VOL, 7, 1, 0),
 454 };
 455
 456 static const struct snd_soc_dapm_widget aic3x_dapm_widgets[] = {
 457         /* Left DAC to Left Outputs */
 458         SND_SOC_DAPM_DAC("Left DAC", "Left Playback", DAC_PWR, 7, 0),
 459         SND_SOC_DAPM_MUX("Left DAC Mux", SND_SOC_NOPM, 0, 0,
 460                          &aic3x_left_dac_mux_controls),
 461         SND_SOC_DAPM_MIXER("Left DAC_L1 Mixer", SND_SOC_NOPM, 0, 0,
 462                            &aic3x_left_dac_mixer_controls[0],
 463                            ARRAY_SIZE(aic3x_left_dac_mixer_controls)),
 464         SND_SOC_DAPM_MUX("Left HPCOM Mux", SND_SOC_NOPM, 0, 0,
 465                          &aic3x_left_hpcom_mux_controls),
 466         SND_SOC_DAPM_PGA("Left Line Out", LLOPM_CTRL, 0, 0, NULL, 0),
 467         SND_SOC_DAPM_PGA("Left HP Out", HPLOUT_CTRL, 0, 0, NULL, 0),
 468         SND_SOC_DAPM_PGA("Left HP Com", HPLCOM_CTRL, 0, 0, NULL, 0),
 469
 470         /* Right DAC to Right Outputs */
 471         SND_SOC_DAPM_DAC("Right DAC", "Right Playback", DAC_PWR, 6, 0),
 472         SND_SOC_DAPM_MUX("Right DAC Mux", SND_SOC_NOPM, 0, 0,
 473                          &aic3x_right_dac_mux_controls),
 474         SND_SOC_DAPM_MIXER("Right DAC_R1 Mixer", SND_SOC_NOPM, 0, 0,
 475                            &aic3x_right_dac_mixer_controls[0],
 476                            ARRAY_SIZE(aic3x_right_dac_mixer_controls)),
 477         SND_SOC_DAPM_MUX("Right HPCOM Mux", SND_SOC_NOPM, 0, 0,
 478                          &aic3x_right_hpcom_mux_controls),
 479         SND_SOC_DAPM_PGA("Right Line Out", RLOPM_CTRL, 0, 0, NULL, 0),
 480         SND_SOC_DAPM_PGA("Right HP Out", HPROUT_CTRL, 0, 0, NULL, 0),
 481         SND_SOC_DAPM_PGA("Right HP Com", HPRCOM_CTRL, 0, 0, NULL, 0),
 482
 483         /* Mono Output */
 484         SND_SOC_DAPM_PGA("Mono Out", MONOLOPM_CTRL, 0, 0, NULL, 0),
 485
 486         /* Inputs to Left ADC */
 487         SND_SOC_DAPM_ADC("Left ADC", "Left Capture", LINE1L_2_LADC_CTRL, 2, 0),
 488         SND_SOC_DAPM_MIXER("Left PGA Mixer", SND_SOC_NOPM, 0, 0,
 489                            &aic3x_left_pga_mixer_controls[0],
 490                            ARRAY_SIZE(aic3x_left_pga_mixer_controls)),
 491         SND_SOC_DAPM_MUX("Left Line1L Mux", SND_SOC_NOPM, 0, 0,
 492                          &aic3x_left_line1_mux_controls),
 493         SND_SOC_DAPM_MUX("Left Line1R Mux", SND_SOC_NOPM, 0, 0,
 494                          &aic3x_left_line1_mux_controls),
 495         SND_SOC_DAPM_MUX("Left Line2L Mux", SND_SOC_NOPM, 0, 0,
 496                          &aic3x_left_line2_mux_controls),
 497
 498         /* Inputs to Right ADC */
 499         SND_SOC_DAPM_ADC("Right ADC", "Right Capture",
 500                          LINE1R_2_RADC_CTRL, 2, 0),
 501         SND_SOC_DAPM_MIXER("Right PGA Mixer", SND_SOC_NOPM, 0, 0,
 502                            &aic3x_right_pga_mixer_controls[0],
 503                            ARRAY_SIZE(aic3x_right_pga_mixer_controls)),
 504         SND_SOC_DAPM_MUX("Right Line1L Mux", SND_SOC_NOPM, 0, 0,
 505                          &aic3x_right_line1_mux_controls),
 506         SND_SOC_DAPM_MUX("Right Line1R Mux", SND_SOC_NOPM, 0, 0,
 507                          &aic3x_right_line1_mux_controls),
 508         SND_SOC_DAPM_MUX("Right Line2R Mux", SND_SOC_NOPM, 0, 0,
 509                          &aic3x_right_line2_mux_controls),
 510
 511         /*
 512          * Not a real mic bias widget but similar function. This is for dynamic
 513          * control of GPIO1 digital mic modulator clock output function when
 514          * using digital mic.
 515          */
 516         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "GPIO1 dmic modclk",
 517                          AIC3X_GPIO1_REG, 4, 0xf,
 518                          AIC3X_GPIO1_FUNC_DIGITAL_MIC_MODCLK,
 519                          AIC3X_GPIO1_FUNC_DISABLED),
 520
 521         /*
 522          * Also similar function like mic bias. Selects digital mic with
 523          * configurable oversampling rate instead of ADC converter.
 524          */
 525         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "DMic Rate 128",
 526                          AIC3X_ASD_INTF_CTRLA, 0, 3, 1, 0),
 527         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "DMic Rate 64",
 528                          AIC3X_ASD_INTF_CTRLA, 0, 3, 2, 0),
 529         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "DMic Rate 32",
 530                          AIC3X_ASD_INTF_CTRLA, 0, 3, 3, 0),
 531
 532         /* Mic Bias */
 533         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "Mic Bias 2V",
 534                          MICBIAS_CTRL, 6, 3, 1, 0),
 535         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "Mic Bias 2.5V",
 536                          MICBIAS_CTRL, 6, 3, 2, 0),
 537         SND_SOC_DAPM_REG(snd_soc_dapm_micbias, "Mic Bias AVDD",
 538                          MICBIAS_CTRL, 6, 3, 3, 0),
 539
 540         /* Left PGA to Left Output bypass */
 541         SND_SOC_DAPM_MIXER("Left PGA Bypass Mixer", SND_SOC_NOPM, 0, 0,
 542                            &aic3x_left_pga_bp_mixer_controls[0],
 543                            ARRAY_SIZE(aic3x_left_pga_bp_mixer_controls)),
 544
 545         /* Right PGA to Right Output bypass */
 546         SND_SOC_DAPM_MIXER("Right PGA Bypass Mixer", SND_SOC_NOPM, 0, 0,
 547                            &aic3x_right_pga_bp_mixer_controls[0],
 548                            ARRAY_SIZE(aic3x_right_pga_bp_mixer_controls)),
 549
 550         /* Left Line2 to Left Output bypass */
 551         SND_SOC_DAPM_MIXER("Left Line2 Bypass Mixer", SND_SOC_NOPM, 0, 0,
 552                            &aic3x_left_line2_bp_mixer_controls[0],
 553                            ARRAY_SIZE(aic3x_left_line2_bp_mixer_controls)),
 554
 555         /* Right Line2 to Right Output bypass */
 556         SND_SOC_DAPM_MIXER("Right Line2 Bypass Mixer", SND_SOC_NOPM, 0, 0,
 557                            &aic3x_right_line2_bp_mixer_controls[0],
 558                            ARRAY_SIZE(aic3x_right_line2_bp_mixer_controls)),
 559
 560         SND_SOC_DAPM_OUTPUT("LLOUT"),
 561         SND_SOC_DAPM_OUTPUT("RLOUT"),
 562         SND_SOC_DAPM_OUTPUT("MONO_LOUT"),
 563         SND_SOC_DAPM_OUTPUT("HPLOUT"),
 564         SND_SOC_DAPM_OUTPUT("HPROUT"),
 565         SND_SOC_DAPM_OUTPUT("HPLCOM"),
 566         SND_SOC_DAPM_OUTPUT("HPRCOM"),
 567
 568         SND_SOC_DAPM_INPUT("MIC3L"),
 569         SND_SOC_DAPM_INPUT("MIC3R"),
 570         SND_SOC_DAPM_INPUT("LINE1L"),
 571         SND_SOC_DAPM_INPUT("LINE1R"),
 572         SND_SOC_DAPM_INPUT("LINE2L"),
 573         SND_SOC_DAPM_INPUT("LINE2R"),
 574 };
 575
 576 static const struct snd_soc_dapm_route intercon[] = {
 577         /* Left Output */
 578         {"Left DAC Mux", "DAC_L1", "Left DAC"},
 579         {"Left DAC Mux", "DAC_L2", "Left DAC"},
 580         {"Left DAC Mux", "DAC_L3", "Left DAC"},
 581
 582         {"Left DAC_L1 Mixer", "LineL Switch", "Left DAC Mux"},
 583         {"Left DAC_L1 Mixer", "LineR Switch", "Left DAC Mux"},
 584         {"Left DAC_L1 Mixer", "Mono Switch", "Left DAC Mux"},
 585         {"Left DAC_L1 Mixer", "HP Switch", "Left DAC Mux"},
 586         {"Left DAC_L1 Mixer", "HPCOM Switch", "Left DAC Mux"},
 587         {"Left Line Out", NULL, "Left DAC Mux"},
 588         {"Left HP Out", NULL, "Left DAC Mux"},
 589
 590         {"Left HPCOM Mux", "differential of HPLOUT", "Left DAC_L1 Mixer"},
 591         {"Left HPCOM Mux", "constant VCM", "Left DAC_L1 Mixer"},
 592         {"Left HPCOM Mux", "single-ended", "Left DAC_L1 Mixer"},
 593
 594         {"Left Line Out", NULL, "Left DAC_L1 Mixer"},
 595         {"Mono Out", NULL, "Left DAC_L1 Mixer"},
 596         {"Left HP Out", NULL, "Left DAC_L1 Mixer"},
 597         {"Left HP Com", NULL, "Left HPCOM Mux"},
 598
 599         {"LLOUT", NULL, "Left Line Out"},
 600         {"LLOUT", NULL, "Left Line Out"},
 601         {"HPLOUT", NULL, "Left HP Out"},
 602         {"HPLCOM", NULL, "Left HP Com"},
 603
 604         /* Right Output */
 605         {"Right DAC Mux", "DAC_R1", "Right DAC"},
 606         {"Right DAC Mux", "DAC_R2", "Right DAC"},
 607         {"Right DAC Mux", "DAC_R3", "Right DAC"},
 608
 609         {"Right DAC_R1 Mixer", "LineL Switch", "Right DAC Mux"},
 610         {"Right DAC_R1 Mixer", "LineR Switch", "Right DAC Mux"},
 611         {"Right DAC_R1 Mixer", "Mono Switch", "Right DAC Mux"},
 612         {"Right DAC_R1 Mixer", "HP Switch", "Right DAC Mux"},
 613         {"Right DAC_R1 Mixer", "HPCOM Switch", "Right DAC Mux"},
 614         {"Right Line Out", NULL, "Right DAC Mux"},
 615         {"Right HP Out", NULL, "Right DAC Mux"},
 616
 617         {"Right HPCOM Mux", "differential of HPROUT", "Right DAC_R1 Mixer"},
 618         {"Right HPCOM Mux", "constant VCM", "Right DAC_R1 Mixer"},
 619         {"Right HPCOM Mux", "single-ended", "Right DAC_R1 Mixer"},
 620         {"Right HPCOM Mux", "differential of HPLCOM", "Right DAC_R1 Mixer"},
 621         {"Right HPCOM Mux", "external feedback", "Right DAC_R1 Mixer"},
 622
 623         {"Right Line Out", NULL, "Right DAC_R1 Mixer"},
 624         {"Mono Out", NULL, "Right DAC_R1 Mixer"},
 625         {"Right HP Out", NULL, "Right DAC_R1 Mixer"},
 626         {"Right HP Com", NULL, "Right HPCOM Mux"},
 627
 628         {"RLOUT", NULL, "Right Line Out"},
 629         {"RLOUT", NULL, "Right Line Out"},
 630         {"HPROUT", NULL, "Right HP Out"},
 631         {"HPRCOM", NULL, "Right HP Com"},
 632
 633         /* Mono Output */
 634         {"MONO_LOUT", NULL, "Mono Out"},
 635         {"MONO_LOUT", NULL, "Mono Out"},
 636
 637         /* Left Input */
 638         {"Left Line1L Mux", "single-ended", "LINE1L"},
 639         {"Left Line1L Mux", "differential", "LINE1L"},
 640
 641         {"Left Line2L Mux", "single-ended", "LINE2L"},
 642         {"Left Line2L Mux", "differential", "LINE2L"},
 643
 644         {"Left PGA Mixer", "Line1L Switch", "Left Line1L Mux"},
 645         {"Left PGA Mixer", "Line1R Switch", "Left Line1R Mux"},
 646         {"Left PGA Mixer", "Line2L Switch", "Left Line2L Mux"},
 647         {"Left PGA Mixer", "Mic3L Switch", "MIC3L"},
 648         {"Left PGA Mixer", "Mic3R Switch", "MIC3R"},
 649
 650         {"Left ADC", NULL, "Left PGA Mixer"},
 651         {"Left ADC", NULL, "GPIO1 dmic modclk"},
 652
 653         /* Right Input */
 654         {"Right Line1R Mux", "single-ended", "LINE1R"},
 655         {"Right Line1R Mux", "differential", "LINE1R"},
 656
 657         {"Right Line2R Mux", "single-ended", "LINE2R"},
 658         {"Right Line2R Mux", "differential", "LINE2R"},
 659
 660         {"Right PGA Mixer", "Line1L Switch", "Right Line1L Mux"},
 661         {"Right PGA Mixer", "Line1R Switch", "Right Line1R Mux"},
 662         {"Right PGA Mixer", "Line2R Switch", "Right Line2R Mux"},
 663         {"Right PGA Mixer", "Mic3L Switch", "MIC3L"},
 664         {"Right PGA Mixer", "Mic3R Switch", "MIC3R"},
 665
 666         {"Right ADC", NULL, "Right PGA Mixer"},
 667         {"Right ADC", NULL, "GPIO1 dmic modclk"},
 668
 669         /* Left PGA Bypass */
 670         {"Left PGA Bypass Mixer", "LineL Switch", "Left PGA Mixer"},
 671         {"Left PGA Bypass Mixer", "LineR Switch", "Left PGA Mixer"},
 672         {"Left PGA Bypass Mixer", "Mono Switch", "Left PGA Mixer"},
 673         {"Left PGA Bypass Mixer", "HPL Switch", "Left PGA Mixer"},
 674         {"Left PGA Bypass Mixer", "HPR Switch", "Left PGA Mixer"},
 675         {"Left PGA Bypass Mixer", "HPLCOM Switch", "Left PGA Mixer"},
 676         {"Left PGA Bypass Mixer", "HPRCOM Switch", "Left PGA Mixer"},
 677
 678         {"Left HPCOM Mux", "differential of HPLOUT", "Left PGA Bypass Mixer"},
 679         {"Left HPCOM Mux", "constant VCM", "Left PGA Bypass Mixer"},
 680         {"Left HPCOM Mux", "single-ended", "Left PGA Bypass Mixer"},
 681
 682         {"Left Line Out", NULL, "Left PGA Bypass Mixer"},
 683         {"Mono Out", NULL, "Left PGA Bypass Mixer"},
 684         {"Left HP Out", NULL, "Left PGA Bypass Mixer"},
 685
 686         /* Right PGA Bypass */
 687         {"Right PGA Bypass Mixer", "LineL Switch", "Right PGA Mixer"},
 688         {"Right PGA Bypass Mixer", "LineR Switch", "Right PGA Mixer"},
 689         {"Right PGA Bypass Mixer", "Mono Switch", "Right PGA Mixer"},
 690         {"Right PGA Bypass Mixer", "HPL Switch", "Right PGA Mixer"},
 691         {"Right PGA Bypass Mixer", "HPR Switch", "Right PGA Mixer"},
 692         {"Right PGA Bypass Mixer", "HPLCOM Switch", "Right PGA Mixer"},
 693         {"Right PGA Bypass Mixer", "HPRCOM Switch", "Right PGA Mixer"},
 694
 695         {"Right HPCOM Mux", "differential of HPROUT", "Right PGA Bypass Mixer"},
 696         {"Right HPCOM Mux", "constant VCM", "Right PGA Bypass Mixer"},
 697         {"Right HPCOM Mux", "single-ended", "Right PGA Bypass Mixer"},
 698         {"Right HPCOM Mux", "differential of HPLCOM", "Right PGA Bypass Mixer"},
 699         {"Right HPCOM Mux", "external feedback", "Right PGA Bypass Mixer"},
 700
 701         {"Right Line Out", NULL, "Right PGA Bypass Mixer"},
 702         {"Mono Out", NULL, "Right PGA Bypass Mixer"},
 703         {"Right HP Out", NULL, "Right PGA Bypass Mixer"},
 704
 705         /* Left Line2 Bypass */
 706         {"Left Line2 Bypass Mixer", "LineL Switch", "Left Line2L Mux"},
 707         {"Left Line2 Bypass Mixer", "LineR Switch", "Left Line2L Mux"},
 708         {"Left Line2 Bypass Mixer", "Mono Switch", "Left Line2L Mux"},
 709         {"Left Line2 Bypass Mixer", "HP Switch", "Left Line2L Mux"},
 710         {"Left Line2 Bypass Mixer", "HPLCOM Switch", "Left Line2L Mux"},
 711
 712         {"Left HPCOM Mux", "differential of HPLOUT", "Left Line2 Bypass Mixer"},
 713         {"Left HPCOM Mux", "constant VCM", "Left Line2 Bypass Mixer"},
 714         {"Left HPCOM Mux", "single-ended", "Left Line2 Bypass Mixer"},
 715
 716         {"Left Line Out", NULL, "Left Line2 Bypass Mixer"},
 717         {"Mono Out", NULL, "Left Line2 Bypass Mixer"},
 718         {"Left HP Out", NULL, "Left Line2 Bypass Mixer"},
 719
 720         /* Right Line2 Bypass */
 721         {"Right Line2 Bypass Mixer", "LineL Switch", "Right Line2R Mux"},
 722         {"Right Line2 Bypass Mixer", "LineR Switch", "Right Line2R Mux"},
 723         {"Right Line2 Bypass Mixer", "Mono Switch", "Right Line2R Mux"},
 724         {"Right Line2 Bypass Mixer", "HP Switch", "Right Line2R Mux"},
 725         {"Right Line2 Bypass Mixer", "HPRCOM Switch", "Right Line2R Mux"},
 726
 727         {"Right HPCOM Mux", "differential of HPROUT", "Right Line2 Bypass Mixer"},
 728         {"Right HPCOM Mux", "constant VCM", "Right Line2 Bypass Mixer"},
 729         {"Right HPCOM Mux", "single-ended", "Right Line2 Bypass Mixer"},
 730         {"Right HPCOM Mux", "differential of HPLCOM", "Right Line2 Bypass Mixer"},
 731         {"Right HPCOM Mux", "external feedback", "Right Line2 Bypass Mixer"},
 732
 733         {"Right Line Out", NULL, "Right Line2 Bypass Mixer"},
 734         {"Mono Out", NULL, "Right Line2 Bypass Mixer"},
 735         {"Right HP Out", NULL, "Right Line2 Bypass Mixer"},
 736
 737         /*
 738          * Logical path between digital mic enable and GPIO1 modulator clock
 739          * output function
 740          */
 741         {"GPIO1 dmic modclk", NULL, "DMic Rate 128"},
 742         {"GPIO1 dmic modclk", NULL, "DMic Rate 64"},
 743         {"GPIO1 dmic modclk", NULL, "DMic Rate 32"},
 744 };
 745
 746 static int aic3x_add_widgets(struct snd_soc_codec *codec)
 747 {
 748         snd_soc_dapm_new_controls(codec, aic3x_dapm_widgets,
 749                                   ARRAY_SIZE(aic3x_dapm_widgets));
 750
 751         /* set up audio path interconnects */
 752         snd_soc_dapm_add_routes(codec, intercon, ARRAY_SIZE(intercon));
 753
 754         return 0;
 755 }
 756
 757 static int aic3x_hw_params(struct snd_pcm_substream *substream,
 758                            struct snd_pcm_hw_params *params,
 759                            struct snd_soc_dai *dai)
 760 {
 761         struct snd_soc_pcm_runtime *rtd = substream->private_data;
 762         struct snd_soc_device *socdev = rtd->socdev;
 763         struct snd_soc_codec *codec = socdev->card->codec;
 764         struct aic3x_priv *aic3x = snd_soc_codec_get_drvdata(codec);
 765         int codec_clk = 0, bypass_pll = 0, fsref, last_clk = 0;
 766         u8 data, j, r, p, pll_q, pll_p = 1, pll_r = 1, pll_j = 1;
 767         u16 d, pll_d = 1;
 768         u8 reg;
 769         int clk;
 770
 771         /* select data word length */
 772         data =
 773             aic3x_read_reg_cache(codec, AIC3X_ASD_INTF_CTRLB) & (~(0x3 << 4));
 774         switch (params_format(params)) {
 775         case SNDRV_PCM_FORMAT_S16_LE:
 776                 break;
 777         case SNDRV_PCM_FORMAT_S20_3LE:
 778                 data |= (0x01 << 4);
 779                 break;
 780         case SNDRV_PCM_FORMAT_S24_LE:
 781                 data |= (0x02 << 4);
 782                 break;
 783         case SNDRV_PCM_FORMAT_S32_LE:
 784                 data |= (0x03 << 4);
 785                 break;
 786         }
 787         aic3x_write(codec, AIC3X_ASD_INTF_CTRLB, data);
 788
 789         /* Fsref can be 44100 or 48000 */
 790         fsref = (params_rate(params) % 11025 == 0) ? 44100 : 48000;
 791
 792         /* Try to find a value for Q which allows us to bypass the PLL and
 793          * generate CODEC_CLK directly. */
 794         for (pll_q = 2; pll_q < 18; pll_q++)
 795                 if (aic3x->sysclk / (128 * pll_q) == fsref) {
 796                         bypass_pll = 1;
 797                         break;
 798                 }
 799
 800         if (bypass_pll) {
 801                 pll_q &= 0xf;
 802                 aic3x_write(codec, AIC3X_PLL_PROGA_REG, pll_q << PLLQ_SHIFT);
 803                 aic3x_write(codec, AIC3X_GPIOB_REG, CODEC_CLKIN_CLKDIV);
 804                 /* disable PLL if it is bypassed */
 805                 reg = aic3x_read_reg_cache(codec, AIC3X_PLL_PROGA_REG);
 806                 aic3x_write(codec, AIC3X_PLL_PROGA_REG, reg & ~PLL_ENABLE);
 807
 808         } else {
 809                 aic3x_write(codec, AIC3X_GPIOB_REG, CODEC_CLKIN_PLLDIV);
 810                 /* enable PLL when it is used */
 811                 reg = aic3x_read_reg_cache(codec, AIC3X_PLL_PROGA_REG);
 812                 aic3x_write(codec, AIC3X_PLL_PROGA_REG, reg | PLL_ENABLE);
 813         }
 814
 815         /* Route Left DAC to left channel input and
 816          * right DAC to right channel input */
 817         data = (LDAC2LCH | RDAC2RCH);
 818         data |= (fsref == 44100) ? FSREF_44100 : FSREF_48000;
 819         if (params_rate(params) >= 64000)
 820                 data |= DUAL_RATE_MODE;
 821         aic3x_write(codec, AIC3X_CODEC_DATAPATH_REG, data);
 822
 823         /* codec sample rate select */
 824         data = (fsref * 20) / params_rate(params);
 825         if (params_rate(params) < 64000)
 826                 data /= 2;
 827         data /= 5;
 828         data -= 2;
 829         data |= (data << 4);
 830         aic3x_write(codec, AIC3X_SAMPLE_RATE_SEL_REG, data);
 831
 832         if (bypass_pll)
 833                 return 0;
 834
 835         /* Use PLL, compute apropriate setup for j, d, r and p, the closest
 836          * one wins the game. Try with d==0 first, next with d!=0.
 837          * Constraints for j are according to the datasheet.
 838          * The sysclk is divided by 1000 to prevent integer overflows.
 839          */
 840
 841         codec_clk = (2048 * fsref) / (aic3x->sysclk / 1000);
 842
 843         for (r = 1; r <= 16; r++)
 844                 for (p = 1; p <= 8; p++) {
 845                         for (j = 4; j <= 55; j++) {
 846                                 /* This is actually 1000*((j+(d/10000))*r)/p
 847                                  * The term had to be converted to get
 848                                  * rid of the division by 10000; d = 0 here
 849                                  */
 850                                 int tmp_clk = (1000 * j * r) / p;
 851
 852                                 /* Check whether this values get closer than
 853                                  * the best ones we had before
 854                                  */
 855                                 if (abs(codec_clk - tmp_clk) <
 856                                         abs(codec_clk - last_clk)) {
 857                                         pll_j = j; pll_d = 0;
 858                                         pll_r = r; pll_p = p;
 859                                         last_clk = tmp_clk;
 860                                 }
 861
 862                                 /* Early exit for exact matches */
 863                                 if (tmp_clk == codec_clk)
 864                                         goto found;
 865                         }
 866                 }
 867
 868         /* try with d != 0 */
 869         for (p = 1; p <= 8; p++) {
 870                 j = codec_clk * p / 1000;
 871
 872                 if (j < 4 || j > 11)
 873                         continue;
 874
 875                 /* do not use codec_clk here since we'd loose precision */
 876                 d = ((2048 * p * fsref) - j * aic3x->sysclk)
 877                         * 100 / (aic3x->sysclk/100);
 878
 879                 clk = (10000 * j + d) / (10 * p);
 880
 881                 /* check whether this values get closer than the best
 882                  * ones we had before */
 883                 if (abs(codec_clk - clk) < abs(codec_clk - last_clk)) {
 884                         pll_j = j; pll_d = d; pll_r = 1; pll_p = p;
 885                         last_clk = clk;
 886                 }
 887
 888                 /* Early exit for exact matches */
 889                 if (clk == codec_clk)
 890                         goto found;
 891         }
 892
 893         if (last_clk == 0) {
 894                 printk(KERN_ERR "%s(): unable to setup PLL\n", __func__);
 895                 return -EINVAL;
 896         }
 897
 898 found:
 899         data = aic3x_read_reg_cache(codec, AIC3X_PLL_PROGA_REG);
 900         aic3x_write(codec, AIC3X_PLL_PROGA_REG, data | (pll_p << PLLP_SHIFT));
 901         aic3x_write(codec, AIC3X_OVRF_STATUS_AND_PLLR_REG, pll_r << PLLR_SHIFT);
 902         aic3x_write(codec, AIC3X_PLL_PROGB_REG, pll_j << PLLJ_SHIFT);
 903         aic3x_write(codec, AIC3X_PLL_PROGC_REG, (pll_d >> 6) << PLLD_MSB_SHIFT);
 904         aic3x_write(codec, AIC3X_PLL_PROGD_REG,
 905                     (pll_d & 0x3F) << PLLD_LSB_SHIFT);
 906
 907         return 0;
 908 }
 909
 910 static int aic3x_mute(struct snd_soc_dai *dai, int mute)
 911 {
 912         struct snd_soc_codec *codec = dai->codec;
 913         u8 ldac_reg = aic3x_read_reg_cache(codec, LDAC_VOL) & ~MUTE_ON;
 914         u8 rdac_reg = aic3x_read_reg_cache(codec, RDAC_VOL) & ~MUTE_ON;
 915
 916         if (mute) {
 917                 aic3x_write(codec, LDAC_VOL, ldac_reg | MUTE_ON);
 918                 aic3x_write(codec, RDAC_VOL, rdac_reg | MUTE_ON);
 919         } else {
 920                 aic3x_write(codec, LDAC_VOL, ldac_reg);
 921                 aic3x_write(codec, RDAC_VOL, rdac_reg);
 922         }
 923
 924         return 0;
 925 }
 926
 927 static int aic3x_set_dai_sysclk(struct snd_soc_dai *codec_dai,
 928                                 int clk_id, unsigned int freq, int dir)
 929 {
 930         struct snd_soc_codec *codec = codec_dai->codec;
 931         struct aic3x_priv *aic3x = snd_soc_codec_get_drvdata(codec);
 932
 933         aic3x->sysclk = freq;
 934         return 0;
 935 }
 936
 937 static int aic3x_set_dai_fmt(struct snd_soc_dai *codec_dai,
 938                              unsigned int fmt)
 939 {
 940         struct snd_soc_codec *codec = codec_dai->codec;
 941         struct aic3x_priv *aic3x = snd_soc_codec_get_drvdata(codec);
 942         u8 iface_areg, iface_breg;
 943         int delay = 0;
 944
 945         iface_areg = aic3x_read_reg_cache(codec, AIC3X_ASD_INTF_CTRLA) & 0x3f;
 946         iface_breg = aic3x_read_reg_cache(codec, AIC3X_ASD_INTF_CTRLB) & 0x3f;
 947
 948         /* set master/slave audio interface */
 949         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
 950         case SND_SOC_DAIFMT_CBM_CFM:
 951                 aic3x->master = 1;
 952                 iface_areg |= BIT_CLK_MASTER | WORD_CLK_MASTER;
 953                 break;
 954         case SND_SOC_DAIFMT_CBS_CFS:
 955                 aic3x->master = 0;
 956                 break;
 957         default:
 958                 return -EINVAL;
 959         }
 960
 961         /*
 962          * match both interface format and signal polarities since they
 963          * are fixed
 964          */
 965         switch (fmt & (SND_SOC_DAIFMT_FORMAT_MASK |
 966                        SND_SOC_DAIFMT_INV_MASK)) {
 967         case (SND_SOC_DAIFMT_I2S | SND_SOC_DAIFMT_NB_NF):
 968                 break;
 969         case (SND_SOC_DAIFMT_DSP_A | SND_SOC_DAIFMT_IB_NF):
 970                 delay = 1;
 971         case (SND_SOC_DAIFMT_DSP_B | SND_SOC_DAIFMT_IB_NF):
 972                 iface_breg |= (0x01 << 6);
 973                 break;
 974         case (SND_SOC_DAIFMT_RIGHT_J | SND_SOC_DAIFMT_NB_NF):
 975                 iface_breg |= (0x02 << 6);
 976                 break;
 977         case (SND_SOC_DAIFMT_LEFT_J | SND_SOC_DAIFMT_NB_NF):
 978                 iface_breg |= (0x03 << 6);
 979                 break;
 980         default:
 981                 return -EINVAL;
 982         }
 983
 984         /* set iface */
 985         aic3x_write(codec, AIC3X_ASD_INTF_CTRLA, iface_areg);
 986         aic3x_write(codec, AIC3X_ASD_INTF_CTRLB, iface_breg);
 987         aic3x_write(codec, AIC3X_ASD_INTF_CTRLC, delay);
 988
 989         return 0;
 990 }
 991
 992 static int aic3x_set_bias_level(struct snd_soc_codec *codec,
 993                                 enum snd_soc_bias_level level)
 994 {
 995         struct aic3x_priv *aic3x = snd_soc_codec_get_drvdata(codec);
 996         u8 reg;
 997
 998         switch (level) {
 999         case SND_SOC_BIAS_ON:
1000                 /* all power is driven by DAPM system */
1001                 if (aic3x->master) {
1002                         /* enable pll */
1003                         reg = aic3x_read_reg_cache(codec, AIC3X_PLL_PROGA_REG);
1004                         aic3x_write(codec, AIC3X_PLL_PROGA_REG,
1005                                     reg | PLL_ENABLE);
1006                 }
1007                 break;
1008         case SND_SOC_BIAS_PREPARE:
1009                 break;
1010         case SND_SOC_BIAS_STANDBY:
1011                 /*
1012                  * all power is driven by DAPM system,
1013                  * so output power is safe if bypass was set
1014                  */
1015                 if (aic3x->master) {
1016                         /* disable pll */
1017                         reg = aic3x_read_reg_cache(codec, AIC3X_PLL_PROGA_REG);
1018                         aic3x_write(codec, AIC3X_PLL_PROGA_REG,
1019                                     reg & ~PLL_ENABLE);
1020                 }
1021                 break;
1022         case SND_SOC_BIAS_OFF:
1023                 /* force all power off */
1024                 reg = aic3x_read_reg_cache(codec, LINE1L_2_LADC_CTRL);
1025                 aic3x_write(codec, LINE1L_2_LADC_CTRL, reg & ~LADC_PWR_ON);
1026                 reg = aic3x_read_reg_cache(codec, LINE1R_2_RADC_CTRL);
1027                 aic3x_write(codec, LINE1R_2_RADC_CTRL, reg & ~RADC_PWR_ON);
1028
1029                 reg = aic3x_read_reg_cache(codec, DAC_PWR);
1030                 aic3x_write(codec, DAC_PWR, reg & ~(LDAC_PWR_ON | RDAC_PWR_ON));
1031
1032                 reg = aic3x_read_reg_cache(codec, HPLOUT_CTRL);
1033                 aic3x_write(codec, HPLOUT_CTRL, reg & ~HPLOUT_PWR_ON);
1034                 reg = aic3x_read_reg_cache(codec, HPROUT_CTRL);
1035                 aic3x_write(codec, HPROUT_CTRL, reg & ~HPROUT_PWR_ON);
1036
1037                 reg = aic3x_read_reg_cache(codec, HPLCOM_CTRL);
1038                 aic3x_write(codec, HPLCOM_CTRL, reg & ~HPLCOM_PWR_ON);
1039                 reg = aic3x_read_reg_cache(codec, HPRCOM_CTRL);
1040                 aic3x_write(codec, HPRCOM_CTRL, reg & ~HPRCOM_PWR_ON);
1041
1042                 reg = aic3x_read_reg_cache(codec, MONOLOPM_CTRL);
1043                 aic3x_write(codec, MONOLOPM_CTRL, reg & ~MONOLOPM_PWR_ON);
1044
1045                 reg = aic3x_read_reg_cache(codec, LLOPM_CTRL);
1046                 aic3x_write(codec, LLOPM_CTRL, reg & ~LLOPM_PWR_ON);
1047                 reg = aic3x_read_reg_cache(codec, RLOPM_CTRL);
1048                 aic3x_write(codec, RLOPM_CTRL, reg & ~RLOPM_PWR_ON);
1049
1050                 if (aic3x->master) {
1051                         /* disable pll */
1052                         reg = aic3x_read_reg_cache(codec, AIC3X_PLL_PROGA_REG);
1053                         aic3x_write(codec, AIC3X_PLL_PROGA_REG,
1054                                     reg & ~PLL_ENABLE);
1055                 }
1056                 break;
1057         }
1058         codec->bias_level = level;
1059
1060         return 0;
1061 }
1062
1063 void aic3x_set_gpio(struct snd_soc_codec *codec, int gpio, int state)
1064 {
1065         u8 reg = gpio ? AIC3X_GPIO2_REG : AIC3X_GPIO1_REG;
1066         u8 bit = gpio ? 3: 0;
1067         u8 val = aic3x_read_reg_cache(codec, reg) & ~(1 << bit);
1068         aic3x_write(codec, reg, val | (!!state << bit));
1069 }
1070 EXPORT_SYMBOL_GPL(aic3x_set_gpio);
1071
1072 int aic3x_get_gpio(struct snd_soc_codec *codec, int gpio)
1073 {
1074         u8 reg = gpio ? AIC3X_GPIO2_REG : AIC3X_GPIO1_REG;
1075         u8 val, bit = gpio ? 2: 1;
1076
1077         aic3x_read(codec, reg, &val);
1078         return (val >> bit) & 1;
1079 }
1080 EXPORT_SYMBOL_GPL(aic3x_get_gpio);
1081
1082 void aic3x_set_headset_detection(struct snd_soc_codec *codec, int detect,
1083                                  int headset_debounce, int button_debounce)
1084 {
1085         u8 val;
1086
1087         val = ((detect & AIC3X_HEADSET_DETECT_MASK)
1088                 << AIC3X_HEADSET_DETECT_SHIFT) |
1089               ((headset_debounce & AIC3X_HEADSET_DEBOUNCE_MASK)
1090                 << AIC3X_HEADSET_DEBOUNCE_SHIFT) |
1091               ((button_debounce & AIC3X_BUTTON_DEBOUNCE_MASK)
1092                 << AIC3X_BUTTON_DEBOUNCE_SHIFT);
1093
1094         if (detect & AIC3X_HEADSET_DETECT_MASK)
1095                 val |= AIC3X_HEADSET_DETECT_ENABLED;
1096
1097         aic3x_write(codec, AIC3X_HEADSET_DETECT_CTRL_A, val);
1098 }
1099 EXPORT_SYMBOL_GPL(aic3x_set_headset_detection);
1100
1101 int aic3x_headset_detected(struct snd_soc_codec *codec)
1102 {
1103         u8 val;
1104         aic3x_read(codec, AIC3X_HEADSET_DETECT_CTRL_B, &val);
1105         return (val >> 4) & 1;
1106 }
1107 EXPORT_SYMBOL_GPL(aic3x_headset_detected);
1108
1109 int aic3x_button_pressed(struct snd_soc_codec *codec)
1110 {
1111         u8 val;
1112         aic3x_read(codec, AIC3X_HEADSET_DETECT_CTRL_B, &val);
1113         return (val >> 5) & 1;
1114 }
1115 EXPORT_SYMBOL_GPL(aic3x_button_pressed);
1116
1117 #define AIC3X_RATES     SNDRV_PCM_RATE_8000_96000
1118 #define AIC3X_FORMATS   (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S20_3LE | \
1119                          SNDRV_PCM_FMTBIT_S24_3LE | SNDRV_PCM_FMTBIT_S32_LE)
1120
1121 static struct snd_soc_dai_ops aic3x_dai_ops = {
1122         .hw_params      = aic3x_hw_params,
1123         .digital_mute   = aic3x_mute,
1124         .set_sysclk     = aic3x_set_dai_sysclk,
1125         .set_fmt        = aic3x_set_dai_fmt,
1126 };
1127
1128 struct snd_soc_dai aic3x_dai = {
1129         .name = "tlv320aic3x",
1130         .playback = {
1131                 .stream_name = "Playback",
1132                 .channels_min = 1,
1133                 .channels_max = 2,
1134                 .rates = AIC3X_RATES,
1135                 .formats = AIC3X_FORMATS,},
1136         .capture = {
1137                 .stream_name = "Capture",
1138                 .channels_min = 1,
1139                 .channels_max = 2,
1140                 .rates = AIC3X_RATES,
1141                 .formats = AIC3X_FORMATS,},
1142         .ops = &aic3x_dai_ops,
1143 };
1144 EXPORT_SYMBOL_GPL(aic3x_dai);
1145
1146 static int aic3x_suspend(struct platform_device *pdev, pm_message_t state)
1147 {
1148         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
1149         struct snd_soc_codec *codec = socdev->card->codec;
1150
1151         aic3x_set_bias_level(codec, SND_SOC_BIAS_OFF);
1152
1153         return 0;
1154 }
1155
1156 static int aic3x_resume(struct platform_device *pdev)
1157 {
1158         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
1159         struct snd_soc_codec *codec = socdev->card->codec;
1160         int i;
1161         u8 data[2];
1162         u8 *cache = codec->reg_cache;
1163
1164         /* Sync reg_cache with the hardware */
1165         for (i = 0; i < ARRAY_SIZE(aic3x_reg); i++) {
1166                 data[0] = i;
1167                 data[1] = cache[i];
1168                 codec->hw_write(codec->control_data, data, 2);
1169         }
1170
1171         aic3x_set_bias_level(codec, codec->suspend_bias_level);
1172
1173         return 0;
1174 }
1175
1176 /*
1177  * initialise the AIC3X driver
1178  * register the mixer and dsp interfaces with the kernel
1179  */
1180 static int aic3x_init(struct snd_soc_codec *codec)
1181 {
1182         int reg;
1183
1184         mutex_init(&codec->mutex);
1185         INIT_LIST_HEAD(&codec->dapm_widgets);
1186         INIT_LIST_HEAD(&codec->dapm_paths);
1187
1188         codec->name = "tlv320aic3x";
1189         codec->owner = THIS_MODULE;
1190         codec->read = aic3x_read_reg_cache;
1191         codec->write = aic3x_write;
1192         codec->set_bias_level = aic3x_set_bias_level;
1193         codec->dai = &aic3x_dai;
1194         codec->num_dai = 1;
1195         codec->reg_cache_size = ARRAY_SIZE(aic3x_reg);
1196         codec->reg_cache = kmemdup(aic3x_reg, sizeof(aic3x_reg), GFP_KERNEL);
1197         if (codec->reg_cache == NULL)
1198                 return -ENOMEM;
1199
1200         aic3x_write(codec, AIC3X_PAGE_SELECT, PAGE0_SELECT);
1201         aic3x_write(codec, AIC3X_RESET, SOFT_RESET);
1202
1203         /* DAC default volume and mute */
1204         aic3x_write(codec, LDAC_VOL, DEFAULT_VOL | MUTE_ON);
1205         aic3x_write(codec, RDAC_VOL, DEFAULT_VOL | MUTE_ON);
1206
1207         /* DAC to HP default volume and route to Output mixer */
1208         aic3x_write(codec, DACL1_2_HPLOUT_VOL, DEFAULT_VOL | ROUTE_ON);
1209         aic3x_write(codec, DACR1_2_HPROUT_VOL, DEFAULT_VOL | ROUTE_ON);
1210         aic3x_write(codec, DACL1_2_HPLCOM_VOL, DEFAULT_VOL | ROUTE_ON);
1211         aic3x_write(codec, DACR1_2_HPRCOM_VOL, DEFAULT_VOL | ROUTE_ON);
1212         /* DAC to Line Out default volume and route to Output mixer */
1213         aic3x_write(codec, DACL1_2_LLOPM_VOL, DEFAULT_VOL | ROUTE_ON);
1214         aic3x_write(codec, DACR1_2_RLOPM_VOL, DEFAULT_VOL | ROUTE_ON);
1215         /* DAC to Mono Line Out default volume and route to Output mixer */
1216         aic3x_write(codec, DACL1_2_MONOLOPM_VOL, DEFAULT_VOL | ROUTE_ON);
1217         aic3x_write(codec, DACR1_2_MONOLOPM_VOL, DEFAULT_VOL | ROUTE_ON);
1218
1219         /* unmute all outputs */
1220         reg = aic3x_read_reg_cache(codec, LLOPM_CTRL);
1221         aic3x_write(codec, LLOPM_CTRL, reg | UNMUTE);
1222         reg = aic3x_read_reg_cache(codec, RLOPM_CTRL);
1223         aic3x_write(codec, RLOPM_CTRL, reg | UNMUTE);
1224         reg = aic3x_read_reg_cache(codec, MONOLOPM_CTRL);
1225         aic3x_write(codec, MONOLOPM_CTRL, reg | UNMUTE);
1226         reg = aic3x_read_reg_cache(codec, HPLOUT_CTRL);
1227         aic3x_write(codec, HPLOUT_CTRL, reg | UNMUTE);
1228         reg = aic3x_read_reg_cache(codec, HPROUT_CTRL);
1229         aic3x_write(codec, HPROUT_CTRL, reg | UNMUTE);
1230         reg = aic3x_read_reg_cache(codec, HPLCOM_CTRL);
1231         aic3x_write(codec, HPLCOM_CTRL, reg | UNMUTE);
1232         reg = aic3x_read_reg_cache(codec, HPRCOM_CTRL);
1233         aic3x_write(codec, HPRCOM_CTRL, reg | UNMUTE);
1234
1235         /* ADC default volume and unmute */
1236         aic3x_write(codec, LADC_VOL, DEFAULT_GAIN);
1237         aic3x_write(codec, RADC_VOL, DEFAULT_GAIN);
1238         /* By default route Line1 to ADC PGA mixer */
1239         aic3x_write(codec, LINE1L_2_LADC_CTRL, 0x0);
1240         aic3x_write(codec, LINE1R_2_RADC_CTRL, 0x0);
1241
1242         /* PGA to HP Bypass default volume, disconnect from Output Mixer */
1243         aic3x_write(codec, PGAL_2_HPLOUT_VOL, DEFAULT_VOL);
1244         aic3x_write(codec, PGAR_2_HPROUT_VOL, DEFAULT_VOL);
1245         aic3x_write(codec, PGAL_2_HPLCOM_VOL, DEFAULT_VOL);
1246         aic3x_write(codec, PGAR_2_HPRCOM_VOL, DEFAULT_VOL);
1247         /* PGA to Line Out default volume, disconnect from Output Mixer */
1248         aic3x_write(codec, PGAL_2_LLOPM_VOL, DEFAULT_VOL);
1249         aic3x_write(codec, PGAR_2_RLOPM_VOL, DEFAULT_VOL);
1250         /* PGA to Mono Line Out default volume, disconnect from Output Mixer */
1251         aic3x_write(codec, PGAL_2_MONOLOPM_VOL, DEFAULT_VOL);
1252         aic3x_write(codec, PGAR_2_MONOLOPM_VOL, DEFAULT_VOL);
1253
1254         /* Line2 to HP Bypass default volume, disconnect from Output Mixer */
1255         aic3x_write(codec, LINE2L_2_HPLOUT_VOL, DEFAULT_VOL);
1256         aic3x_write(codec, LINE2R_2_HPROUT_VOL, DEFAULT_VOL);
1257         aic3x_write(codec, LINE2L_2_HPLCOM_VOL, DEFAULT_VOL);
1258         aic3x_write(codec, LINE2R_2_HPRCOM_VOL, DEFAULT_VOL);
1259         /* Line2 Line Out default volume, disconnect from Output Mixer */
1260         aic3x_write(codec, LINE2L_2_LLOPM_VOL, DEFAULT_VOL);
1261         aic3x_write(codec, LINE2R_2_RLOPM_VOL, DEFAULT_VOL);
1262         /* Line2 to Mono Out default volume, disconnect from Output Mixer */
1263         aic3x_write(codec, LINE2L_2_MONOLOPM_VOL, DEFAULT_VOL);
1264         aic3x_write(codec, LINE2R_2_MONOLOPM_VOL, DEFAULT_VOL);
1265
1266         /* off, with power on */
1267         aic3x_set_bias_level(codec, SND_SOC_BIAS_STANDBY);
1268
1269         return 0;
1270 }
1271
1272 static struct snd_soc_codec *aic3x_codec;
1273
1274 static int aic3x_register(struct snd_soc_codec *codec)
1275 {
1276         int ret;
1277
1278         ret = aic3x_init(codec);
1279         if (ret < 0) {
1280                 dev_err(codec->dev, "Failed to initialise device\n");
1281                 return ret;
1282         }
1283
1284         aic3x_codec = codec;
1285
1286         ret = snd_soc_register_codec(codec);
1287         if (ret) {
1288                 dev_err(codec->dev, "Failed to register codec\n");
1289                 return ret;
1290         }
1291
1292         ret = snd_soc_register_dai(&aic3x_dai);
1293         if (ret) {
1294                 dev_err(codec->dev, "Failed to register dai\n");
1295                 snd_soc_unregister_codec(codec);
1296                 return ret;
1297         }
1298
1299         return 0;
1300 }
1301
1302 static int aic3x_unregister(struct aic3x_priv *aic3x)
1303 {
1304         aic3x_set_bias_level(&aic3x->codec, SND_SOC_BIAS_OFF);
1305
1306         snd_soc_unregister_dai(&aic3x_dai);
1307         snd_soc_unregister_codec(&aic3x->codec);
1308
1309         kfree(aic3x);
1310         aic3x_codec = NULL;
1311
1312         return 0;
1313 }
1314
1315 #if defined(CONFIG_I2C) || defined(CONFIG_I2C_MODULE)
1316 /*
1317  * AIC3X 2 wire address can be up to 4 devices with device addresses
1318  * 0x18, 0x19, 0x1A, 0x1B
1319  */
1320
1321 /*
1322  * If the i2c layer weren't so broken, we could pass this kind of data
1323  * around
1324  */
1325 static int aic3x_i2c_probe(struct i2c_client *i2c,
1326                            const struct i2c_device_id *id)
1327 {
1328         struct snd_soc_codec *codec;
1329         struct aic3x_priv *aic3x;
1330
1331         aic3x = kzalloc(sizeof(struct aic3x_priv), GFP_KERNEL);
1332         if (aic3x == NULL) {
1333                 dev_err(&i2c->dev, "failed to create private data\n");
1334                 return -ENOMEM;
1335         }
1336
1337         codec = &aic3x->codec;
1338         codec->dev = &i2c->dev;
1339         snd_soc_codec_set_drvdata(codec, aic3x);
1340         codec->control_data = i2c;
1341         codec->hw_write = (hw_write_t) i2c_master_send;
1342
1343         i2c_set_clientdata(i2c, aic3x);
1344
1345         return aic3x_register(codec);
1346 }
1347
1348 static int aic3x_i2c_remove(struct i2c_client *client)
1349 {
1350         struct aic3x_priv *aic3x = i2c_get_clientdata(client);
1351
1352         return aic3x_unregister(aic3x);
1353 }
1354
1355 static const struct i2c_device_id aic3x_i2c_id[] = {
1356         { "tlv320aic3x", 0 },
1357         { "tlv320aic33", 0 },
1358         { }
1359 };
1360 MODULE_DEVICE_TABLE(i2c, aic3x_i2c_id);
1361
1362 /* machine i2c codec control layer */
1363 static struct i2c_driver aic3x_i2c_driver = {
1364         .driver = {
1365                 .name = "aic3x I2C Codec",
1366                 .owner = THIS_MODULE,
1367         },
1368         .probe  = aic3x_i2c_probe,
1369         .remove = aic3x_i2c_remove,
1370         .id_table = aic3x_i2c_id,
1371 };
1372
1373 static inline void aic3x_i2c_init(void)
1374 {
1375         int ret;
1376
1377         ret = i2c_add_driver(&aic3x_i2c_driver);
1378         if (ret)
1379                 printk(KERN_ERR "%s: error regsitering i2c driver, %d\n",
1380                        __func__, ret);
1381 }
1382
1383 static inline void aic3x_i2c_exit(void)
1384 {
1385         i2c_del_driver(&aic3x_i2c_driver);
1386 }
1387 #else
1388 static inline void aic3x_i2c_init(void) { }
1389 static inline void aic3x_i2c_exit(void) { }
1390 #endif
1391
1392 static int aic3x_probe(struct platform_device *pdev)
1393 {
1394         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
1395         struct aic3x_setup_data *setup;
1396         struct snd_soc_codec *codec;
1397         int ret = 0;
1398
1399         codec = aic3x_codec;
1400         if (!codec) {
1401                 dev_err(&pdev->dev, "Codec not registered\n");
1402                 return -ENODEV;
1403         }
1404
1405         socdev->card->codec = codec;
1406         setup = socdev->codec_data;
1407
1408         if (setup) {
1409                 /* setup GPIO functions */
1410                 aic3x_write(codec, AIC3X_GPIO1_REG,
1411                             (setup->gpio_func[0] & 0xf) << 4);
1412                 aic3x_write(codec, AIC3X_GPIO2_REG,
1413                             (setup->gpio_func[1] & 0xf) << 4);
1414         }
1415
1416         /* register pcms */
1417         ret = snd_soc_new_pcms(socdev, SNDRV_DEFAULT_IDX1, SNDRV_DEFAULT_STR1);
1418         if (ret < 0) {
1419                 printk(KERN_ERR "aic3x: failed to create pcms\n");
1420                 goto pcm_err;
1421         }
1422
1423         snd_soc_add_controls(codec, aic3x_snd_controls,
1424                              ARRAY_SIZE(aic3x_snd_controls));
1425
1426         aic3x_add_widgets(codec);
1427
1428         return ret;
1429
1430 pcm_err:
1431         kfree(codec->reg_cache);
1432         return ret;
1433 }
1434
1435 static int aic3x_remove(struct platform_device *pdev)
1436 {
1437         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
1438         struct snd_soc_codec *codec = socdev->card->codec;
1439
1440         /* power down chip */
1441         if (codec->control_data)
1442                 aic3x_set_bias_level(codec, SND_SOC_BIAS_OFF);
1443
1444         snd_soc_free_pcms(socdev);
1445         snd_soc_dapm_free(socdev);
1446
1447         kfree(codec->reg_cache);
1448
1449         return 0;
1450 }
1451
1452 struct snd_soc_codec_device soc_codec_dev_aic3x = {
1453         .probe = aic3x_probe,
1454         .remove = aic3x_remove,
1455         .suspend = aic3x_suspend,
1456         .resume = aic3x_resume,
1457 };
1458 EXPORT_SYMBOL_GPL(soc_codec_dev_aic3x);
1459
1460 static int __init aic3x_modinit(void)
1461 {
1462         aic3x_i2c_init();
1463
1464         return 0;
1465 }
1466 module_init(aic3x_modinit);
1467
1468 static void __exit aic3x_exit(void)
1469 {
1470         aic3x_i2c_exit();
1471 }
1472 module_exit(aic3x_exit);
1473
1474 MODULE_DESCRIPTION("ASoC TLV320AIC3X codec driver");
1475 MODULE_AUTHOR("Vladimir Barinov");
1476 MODULE_LICENSE("GPL");