drivers/net/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * This program is free software; you can redistribute it and/or
  24  * modify it under the terms of the GNU General Public License
  25  * as published by the Free Software Foundation; either version 2
  26  * of the License, or (at your option) any later version.
  27  *
  28  * This program is distributed in the hope that it will be useful,
  29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  31  * GNU General Public License for more details.
  32  *
  33  * You should have received a copy of the GNU General Public License
  34  * along with this program; if not, write to the Free Software
  35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  36  */
  37
  38 #include <linux/init.h>
  39 #include <linux/dma-mapping.h>
  40 #include <linux/in.h>
  41 #include <linux/tcp.h>
  42 #include <linux/udp.h>
  43 #include <linux/etherdevice.h>
  44 #include <linux/delay.h>
  45 #include <linux/ethtool.h>
  46 #include <linux/platform_device.h>
  47 #include <linux/module.h>
  48 #include <linux/kernel.h>
  49 #include <linux/spinlock.h>
  50 #include <linux/workqueue.h>
  51 #include <linux/phy.h>
  52 #include <linux/mv643xx_eth.h>
  53 #include <asm/io.h>
  54 #include <asm/types.h>
  55 #include <asm/system.h>
  56
  57 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  58 static char mv643xx_eth_driver_version[] = "1.4";
  59
  60
  61 /*
  62  * Registers shared between all ports.
  63  */
  64 #define PHY_ADDR                        0x0000
  65 #define SMI_REG                         0x0004
  66 #define  SMI_BUSY                       0x10000000
  67 #define  SMI_READ_VALID                 0x08000000
  68 #define  SMI_OPCODE_READ                0x04000000
  69 #define  SMI_OPCODE_WRITE               0x00000000
  70 #define ERR_INT_CAUSE                   0x0080
  71 #define  ERR_INT_SMI_DONE               0x00000010
  72 #define ERR_INT_MASK                    0x0084
  73 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  74 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  75 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  76 #define WINDOW_BAR_ENABLE               0x0290
  77 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  78
  79 /*
  80  * Per-port registers.
  81  */
  82 #define PORT_CONFIG(p)                  (0x0400 + ((p) << 10))
  83 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  84 #define PORT_CONFIG_EXT(p)              (0x0404 + ((p) << 10))
  85 #define MAC_ADDR_LOW(p)                 (0x0414 + ((p) << 10))
  86 #define MAC_ADDR_HIGH(p)                (0x0418 + ((p) << 10))
  87 #define SDMA_CONFIG(p)                  (0x041c + ((p) << 10))
  88 #define PORT_SERIAL_CONTROL(p)          (0x043c + ((p) << 10))
  89 #define PORT_STATUS(p)                  (0x0444 + ((p) << 10))
  90 #define  TX_FIFO_EMPTY                  0x00000400
  91 #define  TX_IN_PROGRESS                 0x00000080
  92 #define  PORT_SPEED_MASK                0x00000030
  93 #define  PORT_SPEED_1000                0x00000010
  94 #define  PORT_SPEED_100                 0x00000020
  95 #define  PORT_SPEED_10                  0x00000000
  96 #define  FLOW_CONTROL_ENABLED           0x00000008
  97 #define  FULL_DUPLEX                    0x00000004
  98 #define  LINK_UP                        0x00000002
  99 #define TXQ_COMMAND(p)                  (0x0448 + ((p) << 10))
 100 #define TXQ_FIX_PRIO_CONF(p)            (0x044c + ((p) << 10))
 101 #define TX_BW_RATE(p)                   (0x0450 + ((p) << 10))
 102 #define TX_BW_MTU(p)                    (0x0458 + ((p) << 10))
 103 #define TX_BW_BURST(p)                  (0x045c + ((p) << 10))
 104 #define INT_CAUSE(p)                    (0x0460 + ((p) << 10))
 105 #define  INT_TX_END                     0x07f80000
 106 #define  INT_RX                         0x000003fc
 107 #define  INT_EXT                        0x00000002
 108 #define INT_CAUSE_EXT(p)                (0x0464 + ((p) << 10))
 109 #define  INT_EXT_LINK_PHY               0x00110000
 110 #define  INT_EXT_TX                     0x000000ff
 111 #define INT_MASK(p)                     (0x0468 + ((p) << 10))
 112 #define INT_MASK_EXT(p)                 (0x046c + ((p) << 10))
 113 #define TX_FIFO_URGENT_THRESHOLD(p)     (0x0474 + ((p) << 10))
 114 #define TXQ_FIX_PRIO_CONF_MOVED(p)      (0x04dc + ((p) << 10))
 115 #define TX_BW_RATE_MOVED(p)             (0x04e0 + ((p) << 10))
 116 #define TX_BW_MTU_MOVED(p)              (0x04e8 + ((p) << 10))
 117 #define TX_BW_BURST_MOVED(p)            (0x04ec + ((p) << 10))
 118 #define RXQ_CURRENT_DESC_PTR(p, q)      (0x060c + ((p) << 10) + ((q) << 4))
 119 #define RXQ_COMMAND(p)                  (0x0680 + ((p) << 10))
 120 #define TXQ_CURRENT_DESC_PTR(p, q)      (0x06c0 + ((p) << 10) + ((q) << 2))
 121 #define TXQ_BW_TOKENS(p, q)             (0x0700 + ((p) << 10) + ((q) << 4))
 122 #define TXQ_BW_CONF(p, q)               (0x0704 + ((p) << 10) + ((q) << 4))
 123 #define TXQ_BW_WRR_CONF(p, q)           (0x0708 + ((p) << 10) + ((q) << 4))
 124 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 125 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 126 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 127 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 128
 129
 130 /*
 131  * SDMA configuration register.
 132  */
 133 #define RX_BURST_SIZE_16_64BIT          (4 << 1)
 134 #define BLM_RX_NO_SWAP                  (1 << 4)
 135 #define BLM_TX_NO_SWAP                  (1 << 5)
 136 #define TX_BURST_SIZE_16_64BIT          (4 << 22)
 137
 138 #if defined(__BIG_ENDIAN)
 139 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 140                 RX_BURST_SIZE_16_64BIT  |       \
 141                 TX_BURST_SIZE_16_64BIT
 142 #elif defined(__LITTLE_ENDIAN)
 143 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 144                 RX_BURST_SIZE_16_64BIT  |       \
 145                 BLM_RX_NO_SWAP          |       \
 146                 BLM_TX_NO_SWAP          |       \
 147                 TX_BURST_SIZE_16_64BIT
 148 #else
 149 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 150 #endif
 151
 152
 153 /*
 154  * Port serial control register.
 155  */
 156 #define SET_MII_SPEED_TO_100                    (1 << 24)
 157 #define SET_GMII_SPEED_TO_1000                  (1 << 23)
 158 #define SET_FULL_DUPLEX_MODE                    (1 << 21)
 159 #define MAX_RX_PACKET_9700BYTE                  (5 << 17)
 160 #define DISABLE_AUTO_NEG_SPEED_GMII             (1 << 13)
 161 #define DO_NOT_FORCE_LINK_FAIL                  (1 << 10)
 162 #define SERIAL_PORT_CONTROL_RESERVED            (1 << 9)
 163 #define DISABLE_AUTO_NEG_FOR_FLOW_CTRL          (1 << 3)
 164 #define DISABLE_AUTO_NEG_FOR_DUPLEX             (1 << 2)
 165 #define FORCE_LINK_PASS                         (1 << 1)
 166 #define SERIAL_PORT_ENABLE                      (1 << 0)
 167
 168 #define DEFAULT_RX_QUEUE_SIZE           128
 169 #define DEFAULT_TX_QUEUE_SIZE           256
 170
 171
 172 /*
 173  * RX/TX descriptors.
 174  */
 175 #if defined(__BIG_ENDIAN)
 176 struct rx_desc {
 177         u16 byte_cnt;           /* Descriptor buffer byte count         */
 178         u16 buf_size;           /* Buffer size                          */
 179         u32 cmd_sts;            /* Descriptor command status            */
 180         u32 next_desc_ptr;      /* Next descriptor pointer              */
 181         u32 buf_ptr;            /* Descriptor buffer pointer            */
 182 };
 183
 184 struct tx_desc {
 185         u16 byte_cnt;           /* buffer byte count                    */
 186         u16 l4i_chk;            /* CPU provided TCP checksum            */
 187         u32 cmd_sts;            /* Command/status field                 */
 188         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 189         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 190 };
 191 #elif defined(__LITTLE_ENDIAN)
 192 struct rx_desc {
 193         u32 cmd_sts;            /* Descriptor command status            */
 194         u16 buf_size;           /* Buffer size                          */
 195         u16 byte_cnt;           /* Descriptor buffer byte count         */
 196         u32 buf_ptr;            /* Descriptor buffer pointer            */
 197         u32 next_desc_ptr;      /* Next descriptor pointer              */
 198 };
 199
 200 struct tx_desc {
 201         u32 cmd_sts;            /* Command/status field                 */
 202         u16 l4i_chk;            /* CPU provided TCP checksum            */
 203         u16 byte_cnt;           /* buffer byte count                    */
 204         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 205         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 206 };
 207 #else
 208 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 209 #endif
 210
 211 /* RX & TX descriptor command */
 212 #define BUFFER_OWNED_BY_DMA             0x80000000
 213
 214 /* RX & TX descriptor status */
 215 #define ERROR_SUMMARY                   0x00000001
 216
 217 /* RX descriptor status */
 218 #define LAYER_4_CHECKSUM_OK             0x40000000
 219 #define RX_ENABLE_INTERRUPT             0x20000000
 220 #define RX_FIRST_DESC                   0x08000000
 221 #define RX_LAST_DESC                    0x04000000
 222
 223 /* TX descriptor command */
 224 #define TX_ENABLE_INTERRUPT             0x00800000
 225 #define GEN_CRC                         0x00400000
 226 #define TX_FIRST_DESC                   0x00200000
 227 #define TX_LAST_DESC                    0x00100000
 228 #define ZERO_PADDING                    0x00080000
 229 #define GEN_IP_V4_CHECKSUM              0x00040000
 230 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 231 #define UDP_FRAME                       0x00010000
 232 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 233 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 234
 235 #define TX_IHL_SHIFT                    11
 236
 237
 238 /* global *******************************************************************/
 239 struct mv643xx_eth_shared_private {
 240         /*
 241          * Ethernet controller base address.
 242          */
 243         void __iomem *base;
 244
 245         /*
 246          * Points at the right SMI instance to use.
 247          */
 248         struct mv643xx_eth_shared_private *smi;
 249
 250         /*
 251          * Provides access to local SMI interface.
 252          */
 253         struct mii_bus *smi_bus;
 254
 255         /*
 256          * If we have access to the error interrupt pin (which is
 257          * somewhat misnamed as it not only reflects internal errors
 258          * but also reflects SMI completion), use that to wait for
 259          * SMI access completion instead of polling the SMI busy bit.
 260          */
 261         int err_interrupt;
 262         wait_queue_head_t smi_busy_wait;
 263
 264         /*
 265          * Per-port MBUS window access register value.
 266          */
 267         u32 win_protect;
 268
 269         /*
 270          * Hardware-specific parameters.
 271          */
 272         unsigned int t_clk;
 273         int extended_rx_coal_limit;
 274         int tx_bw_control;
 275 };
 276
 277 #define TX_BW_CONTROL_ABSENT            0
 278 #define TX_BW_CONTROL_OLD_LAYOUT        1
 279 #define TX_BW_CONTROL_NEW_LAYOUT        2
 280
 281
 282 /* per-port *****************************************************************/
 283 struct mib_counters {
 284         u64 good_octets_received;
 285         u32 bad_octets_received;
 286         u32 internal_mac_transmit_err;
 287         u32 good_frames_received;
 288         u32 bad_frames_received;
 289         u32 broadcast_frames_received;
 290         u32 multicast_frames_received;
 291         u32 frames_64_octets;
 292         u32 frames_65_to_127_octets;
 293         u32 frames_128_to_255_octets;
 294         u32 frames_256_to_511_octets;
 295         u32 frames_512_to_1023_octets;
 296         u32 frames_1024_to_max_octets;
 297         u64 good_octets_sent;
 298         u32 good_frames_sent;
 299         u32 excessive_collision;
 300         u32 multicast_frames_sent;
 301         u32 broadcast_frames_sent;
 302         u32 unrec_mac_control_received;
 303         u32 fc_sent;
 304         u32 good_fc_received;
 305         u32 bad_fc_received;
 306         u32 undersize_received;
 307         u32 fragments_received;
 308         u32 oversize_received;
 309         u32 jabber_received;
 310         u32 mac_receive_error;
 311         u32 bad_crc_event;
 312         u32 collision;
 313         u32 late_collision;
 314 };
 315
 316 struct rx_queue {
 317         int index;
 318
 319         int rx_ring_size;
 320
 321         int rx_desc_count;
 322         int rx_curr_desc;
 323         int rx_used_desc;
 324
 325         struct rx_desc *rx_desc_area;
 326         dma_addr_t rx_desc_dma;
 327         int rx_desc_area_size;
 328         struct sk_buff **rx_skb;
 329 };
 330
 331 struct tx_queue {
 332         int index;
 333
 334         int tx_ring_size;
 335
 336         int tx_desc_count;
 337         int tx_curr_desc;
 338         int tx_used_desc;
 339
 340         struct tx_desc *tx_desc_area;
 341         dma_addr_t tx_desc_dma;
 342         int tx_desc_area_size;
 343
 344         struct sk_buff_head tx_skb;
 345
 346         unsigned long tx_packets;
 347         unsigned long tx_bytes;
 348         unsigned long tx_dropped;
 349 };
 350
 351 struct mv643xx_eth_private {
 352         struct mv643xx_eth_shared_private *shared;
 353         int port_num;
 354
 355         struct net_device *dev;
 356
 357         struct phy_device *phy;
 358
 359         struct timer_list mib_counters_timer;
 360         spinlock_t mib_counters_lock;
 361         struct mib_counters mib_counters;
 362
 363         struct work_struct tx_timeout_task;
 364
 365         struct napi_struct napi;
 366         u8 work_link;
 367         u8 work_tx;
 368         u8 work_tx_end;
 369         u8 work_rx;
 370         u8 work_rx_refill;
 371         u8 work_rx_oom;
 372
 373         int skb_size;
 374         struct sk_buff_head rx_recycle;
 375
 376         /*
 377          * RX state.
 378          */
 379         int default_rx_ring_size;
 380         unsigned long rx_desc_sram_addr;
 381         int rx_desc_sram_size;
 382         int rxq_count;
 383         struct timer_list rx_oom;
 384         struct rx_queue rxq[8];
 385
 386         /*
 387          * TX state.
 388          */
 389         int default_tx_ring_size;
 390         unsigned long tx_desc_sram_addr;
 391         int tx_desc_sram_size;
 392         int txq_count;
 393         struct tx_queue txq[8];
 394 };
 395
 396
 397 /* port register accessors **************************************************/
 398 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 399 {
 400         return readl(mp->shared->base + offset);
 401 }
 402
 403 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 404 {
 405         writel(data, mp->shared->base + offset);
 406 }
 407
 408
 409 /* rxq/txq helper functions *************************************************/
 410 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 411 {
 412         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 413 }
 414
 415 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 416 {
 417         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 418 }
 419
 420 static void rxq_enable(struct rx_queue *rxq)
 421 {
 422         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 423         wrl(mp, RXQ_COMMAND(mp->port_num), 1 << rxq->index);
 424 }
 425
 426 static void rxq_disable(struct rx_queue *rxq)
 427 {
 428         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 429         u8 mask = 1 << rxq->index;
 430
 431         wrl(mp, RXQ_COMMAND(mp->port_num), mask << 8);
 432         while (rdl(mp, RXQ_COMMAND(mp->port_num)) & mask)
 433                 udelay(10);
 434 }
 435
 436 static void txq_reset_hw_ptr(struct tx_queue *txq)
 437 {
 438         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 439         int off = TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index);
 440         u32 addr;
 441
 442         addr = (u32)txq->tx_desc_dma;
 443         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 444         wrl(mp, off, addr);
 445 }
 446
 447 static void txq_enable(struct tx_queue *txq)
 448 {
 449         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 450         wrl(mp, TXQ_COMMAND(mp->port_num), 1 << txq->index);
 451 }
 452
 453 static void txq_disable(struct tx_queue *txq)
 454 {
 455         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 456         u8 mask = 1 << txq->index;
 457
 458         wrl(mp, TXQ_COMMAND(mp->port_num), mask << 8);
 459         while (rdl(mp, TXQ_COMMAND(mp->port_num)) & mask)
 460                 udelay(10);
 461 }
 462
 463 static void txq_maybe_wake(struct tx_queue *txq)
 464 {
 465         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 466         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 467
 468         if (netif_tx_queue_stopped(nq)) {
 469                 __netif_tx_lock(nq, smp_processor_id());
 470                 if (txq->tx_ring_size - txq->tx_desc_count >= MAX_SKB_FRAGS + 1)
 471                         netif_tx_wake_queue(nq);
 472                 __netif_tx_unlock(nq);
 473         }
 474 }
 475
 476
 477 /* rx napi ******************************************************************/
 478 static int rxq_process(struct rx_queue *rxq, int budget)
 479 {
 480         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 481         struct net_device_stats *stats = &mp->dev->stats;
 482         int rx;
 483
 484         rx = 0;
 485         while (rx < budget && rxq->rx_desc_count) {
 486                 struct rx_desc *rx_desc;
 487                 unsigned int cmd_sts;
 488                 struct sk_buff *skb;
 489                 u16 byte_cnt;
 490
 491                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 492
 493                 cmd_sts = rx_desc->cmd_sts;
 494                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
 495                         break;
 496                 rmb();
 497
 498                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 499                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 500
 501                 rxq->rx_curr_desc++;
 502                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
 503                         rxq->rx_curr_desc = 0;
 504
 505                 dma_unmap_single(NULL, rx_desc->buf_ptr,
 506                                  rx_desc->buf_size, DMA_FROM_DEVICE);
 507                 rxq->rx_desc_count--;
 508                 rx++;
 509
 510                 mp->work_rx_refill |= 1 << rxq->index;
 511
 512                 byte_cnt = rx_desc->byte_cnt;
 513
 514                 /*
 515                  * Update statistics.
 516                  *
 517                  * Note that the descriptor byte count includes 2 dummy
 518                  * bytes automatically inserted by the hardware at the
 519                  * start of the packet (which we don't count), and a 4
 520                  * byte CRC at the end of the packet (which we do count).
 521                  */
 522                 stats->rx_packets++;
 523                 stats->rx_bytes += byte_cnt - 2;
 524
 525                 /*
 526                  * In case we received a packet without first / last bits
 527                  * on, or the error summary bit is set, the packet needs
 528                  * to be dropped.
 529                  */
 530                 if (((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 531                                         (RX_FIRST_DESC | RX_LAST_DESC))
 532                                 || (cmd_sts & ERROR_SUMMARY)) {
 533                         stats->rx_dropped++;
 534
 535                         if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 536                                 (RX_FIRST_DESC | RX_LAST_DESC)) {
 537                                 if (net_ratelimit())
 538                                         dev_printk(KERN_ERR, &mp->dev->dev,
 539                                                    "received packet spanning "
 540                                                    "multiple descriptors\n");
 541                         }
 542
 543                         if (cmd_sts & ERROR_SUMMARY)
 544                                 stats->rx_errors++;
 545
 546                         dev_kfree_skb(skb);
 547                 } else {
 548                         /*
 549                          * The -4 is for the CRC in the trailer of the
 550                          * received packet
 551                          */
 552                         skb_put(skb, byte_cnt - 2 - 4);
 553
 554                         if (cmd_sts & LAYER_4_CHECKSUM_OK)
 555                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
 556                         skb->protocol = eth_type_trans(skb, mp->dev);
 557                         netif_receive_skb(skb);
 558                 }
 559
 560                 mp->dev->last_rx = jiffies;
 561         }
 562
 563         if (rx < budget)
 564                 mp->work_rx &= ~(1 << rxq->index);
 565
 566         return rx;
 567 }
 568
 569 static int rxq_refill(struct rx_queue *rxq, int budget)
 570 {
 571         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 572         int refilled;
 573
 574         refilled = 0;
 575         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
 576                 struct sk_buff *skb;
 577                 int unaligned;
 578                 int rx;
 579
 580                 skb = __skb_dequeue(&mp->rx_recycle);
 581                 if (skb == NULL)
 582                         skb = dev_alloc_skb(mp->skb_size +
 583                                             dma_get_cache_alignment() - 1);
 584
 585                 if (skb == NULL) {
 586                         mp->work_rx_oom |= 1 << rxq->index;
 587                         goto oom;
 588                 }
 589
 590                 unaligned = (u32)skb->data & (dma_get_cache_alignment() - 1);
 591                 if (unaligned)
 592                         skb_reserve(skb, dma_get_cache_alignment() - unaligned);
 593
 594                 refilled++;
 595                 rxq->rx_desc_count++;
 596
 597                 rx = rxq->rx_used_desc++;
 598                 if (rxq->rx_used_desc == rxq->rx_ring_size)
 599                         rxq->rx_used_desc = 0;
 600
 601                 rxq->rx_desc_area[rx].buf_ptr = dma_map_single(NULL, skb->data,
 602                                                 mp->skb_size, DMA_FROM_DEVICE);
 603                 rxq->rx_desc_area[rx].buf_size = mp->skb_size;
 604                 rxq->rx_skb[rx] = skb;
 605                 wmb();
 606                 rxq->rx_desc_area[rx].cmd_sts = BUFFER_OWNED_BY_DMA |
 607                                                 RX_ENABLE_INTERRUPT;
 608                 wmb();
 609
 610                 /*
 611                  * The hardware automatically prepends 2 bytes of
 612                  * dummy data to each received packet, so that the
 613                  * IP header ends up 16-byte aligned.
 614                  */
 615                 skb_reserve(skb, 2);
 616         }
 617
 618         if (refilled < budget)
 619                 mp->work_rx_refill &= ~(1 << rxq->index);
 620
 621 oom:
 622         return refilled;
 623 }
 624
 625
 626 /* tx ***********************************************************************/
 627 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 628 {
 629         int frag;
 630
 631         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 632                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 633                 if (fragp->size <= 8 && fragp->page_offset & 7)
 634                         return 1;
 635         }
 636
 637         return 0;
 638 }
 639
 640 static int txq_alloc_desc_index(struct tx_queue *txq)
 641 {
 642         int tx_desc_curr;
 643
 644         BUG_ON(txq->tx_desc_count >= txq->tx_ring_size);
 645
 646         tx_desc_curr = txq->tx_curr_desc++;
 647         if (txq->tx_curr_desc == txq->tx_ring_size)
 648                 txq->tx_curr_desc = 0;
 649
 650         BUG_ON(txq->tx_curr_desc == txq->tx_used_desc);
 651
 652         return tx_desc_curr;
 653 }
 654
 655 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 656 {
 657         int nr_frags = skb_shinfo(skb)->nr_frags;
 658         int frag;
 659
 660         for (frag = 0; frag < nr_frags; frag++) {
 661                 skb_frag_t *this_frag;
 662                 int tx_index;
 663                 struct tx_desc *desc;
 664
 665                 this_frag = &skb_shinfo(skb)->frags[frag];
 666                 tx_index = txq_alloc_desc_index(txq);
 667                 desc = &txq->tx_desc_area[tx_index];
 668
 669                 /*
 670                  * The last fragment will generate an interrupt
 671                  * which will free the skb on TX completion.
 672                  */
 673                 if (frag == nr_frags - 1) {
 674                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 675                                         ZERO_PADDING | TX_LAST_DESC |
 676                                         TX_ENABLE_INTERRUPT;
 677                 } else {
 678                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 679                 }
 680
 681                 desc->l4i_chk = 0;
 682                 desc->byte_cnt = this_frag->size;
 683                 desc->buf_ptr = dma_map_page(NULL, this_frag->page,
 684                                                 this_frag->page_offset,
 685                                                 this_frag->size,
 686                                                 DMA_TO_DEVICE);
 687         }
 688 }
 689
 690 static inline __be16 sum16_as_be(__sum16 sum)
 691 {
 692         return (__force __be16)sum;
 693 }
 694
 695 static int txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
 696 {
 697         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 698         int nr_frags = skb_shinfo(skb)->nr_frags;
 699         int tx_index;
 700         struct tx_desc *desc;
 701         u32 cmd_sts;
 702         u16 l4i_chk;
 703         int length;
 704
 705         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 706         l4i_chk = 0;
 707
 708         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 709                 int tag_bytes;
 710
 711                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 712                        skb->protocol != htons(ETH_P_8021Q));
 713
 714                 tag_bytes = (void *)ip_hdr(skb) - (void *)skb->data - ETH_HLEN;
 715                 if (unlikely(tag_bytes & ~12)) {
 716                         if (skb_checksum_help(skb) == 0)
 717                                 goto no_csum;
 718                         kfree_skb(skb);
 719                         return 1;
 720                 }
 721
 722                 if (tag_bytes & 4)
 723                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 724                 if (tag_bytes & 8)
 725                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 726
 727                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
 728                            GEN_IP_V4_CHECKSUM   |
 729                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 730
 731                 switch (ip_hdr(skb)->protocol) {
 732                 case IPPROTO_UDP:
 733                         cmd_sts |= UDP_FRAME;
 734                         l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
 735                         break;
 736                 case IPPROTO_TCP:
 737                         l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
 738                         break;
 739                 default:
 740                         BUG();
 741                 }
 742         } else {
 743 no_csum:
 744                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 745                 cmd_sts |= 5 << TX_IHL_SHIFT;
 746         }
 747
 748         tx_index = txq_alloc_desc_index(txq);
 749         desc = &txq->tx_desc_area[tx_index];
 750
 751         if (nr_frags) {
 752                 txq_submit_frag_skb(txq, skb);
 753                 length = skb_headlen(skb);
 754         } else {
 755                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 756                 length = skb->len;
 757         }
 758
 759         desc->l4i_chk = l4i_chk;
 760         desc->byte_cnt = length;
 761         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
 762
 763         __skb_queue_tail(&txq->tx_skb, skb);
 764
 765         /* ensure all other descriptors are written before first cmd_sts */
 766         wmb();
 767         desc->cmd_sts = cmd_sts;
 768
 769         /* clear TX_END status */
 770         mp->work_tx_end &= ~(1 << txq->index);
 771
 772         /* ensure all descriptors are written before poking hardware */
 773         wmb();
 774         txq_enable(txq);
 775
 776         txq->tx_desc_count += nr_frags + 1;
 777
 778         return 0;
 779 }
 780
 781 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
 782 {
 783         struct mv643xx_eth_private *mp = netdev_priv(dev);
 784         int queue;
 785         struct tx_queue *txq;
 786         struct netdev_queue *nq;
 787
 788         queue = skb_get_queue_mapping(skb);
 789         txq = mp->txq + queue;
 790         nq = netdev_get_tx_queue(dev, queue);
 791
 792         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
 793                 txq->tx_dropped++;
 794                 dev_printk(KERN_DEBUG, &dev->dev,
 795                            "failed to linearize skb with tiny "
 796                            "unaligned fragment\n");
 797                 return NETDEV_TX_BUSY;
 798         }
 799
 800         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
 801                 if (net_ratelimit())
 802                         dev_printk(KERN_ERR, &dev->dev, "tx queue full?!\n");
 803                 kfree_skb(skb);
 804                 return NETDEV_TX_OK;
 805         }
 806
 807         if (!txq_submit_skb(txq, skb)) {
 808                 int entries_left;
 809
 810                 txq->tx_bytes += skb->len;
 811                 txq->tx_packets++;
 812                 dev->trans_start = jiffies;
 813
 814                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
 815                 if (entries_left < MAX_SKB_FRAGS + 1)
 816                         netif_tx_stop_queue(nq);
 817         }
 818
 819         return NETDEV_TX_OK;
 820 }
 821
 822
 823 /* tx napi ******************************************************************/
 824 static void txq_kick(struct tx_queue *txq)
 825 {
 826         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 827         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 828         u32 hw_desc_ptr;
 829         u32 expected_ptr;
 830
 831         __netif_tx_lock(nq, smp_processor_id());
 832
 833         if (rdl(mp, TXQ_COMMAND(mp->port_num)) & (1 << txq->index))
 834                 goto out;
 835
 836         hw_desc_ptr = rdl(mp, TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index));
 837         expected_ptr = (u32)txq->tx_desc_dma +
 838                                 txq->tx_curr_desc * sizeof(struct tx_desc);
 839
 840         if (hw_desc_ptr != expected_ptr)
 841                 txq_enable(txq);
 842
 843 out:
 844         __netif_tx_unlock(nq);
 845
 846         mp->work_tx_end &= ~(1 << txq->index);
 847 }
 848
 849 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
 850 {
 851         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 852         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 853         int reclaimed;
 854
 855         __netif_tx_lock(nq, smp_processor_id());
 856
 857         reclaimed = 0;
 858         while (reclaimed < budget && txq->tx_desc_count > 0) {
 859                 int tx_index;
 860                 struct tx_desc *desc;
 861                 u32 cmd_sts;
 862                 struct sk_buff *skb;
 863
 864                 tx_index = txq->tx_used_desc;
 865                 desc = &txq->tx_desc_area[tx_index];
 866                 cmd_sts = desc->cmd_sts;
 867
 868                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
 869                         if (!force)
 870                                 break;
 871                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
 872                 }
 873
 874                 txq->tx_used_desc = tx_index + 1;
 875                 if (txq->tx_used_desc == txq->tx_ring_size)
 876                         txq->tx_used_desc = 0;
 877
 878                 reclaimed++;
 879                 txq->tx_desc_count--;
 880
 881                 skb = NULL;
 882                 if (cmd_sts & TX_LAST_DESC)
 883                         skb = __skb_dequeue(&txq->tx_skb);
 884
 885                 if (cmd_sts & ERROR_SUMMARY) {
 886                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
 887                         mp->dev->stats.tx_errors++;
 888                 }
 889
 890                 if (cmd_sts & TX_FIRST_DESC) {
 891                         dma_unmap_single(NULL, desc->buf_ptr,
 892                                          desc->byte_cnt, DMA_TO_DEVICE);
 893                 } else {
 894                         dma_unmap_page(NULL, desc->buf_ptr,
 895                                        desc->byte_cnt, DMA_TO_DEVICE);
 896                 }
 897
 898                 if (skb != NULL) {
 899                         if (skb_queue_len(&mp->rx_recycle) <
 900                                         mp->default_rx_ring_size &&
 901                             skb_recycle_check(skb, mp->skb_size))
 902                                 __skb_queue_head(&mp->rx_recycle, skb);
 903                         else
 904                                 dev_kfree_skb(skb);
 905                 }
 906         }
 907
 908         __netif_tx_unlock(nq);
 909
 910         if (reclaimed < budget)
 911                 mp->work_tx &= ~(1 << txq->index);
 912
 913         return reclaimed;
 914 }
 915
 916
 917 /* tx rate control **********************************************************/
 918 /*
 919  * Set total maximum TX rate (shared by all TX queues for this port)
 920  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
 921  */
 922 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
 923 {
 924         int token_rate;
 925         int mtu;
 926         int bucket_size;
 927
 928         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 929         if (token_rate > 1023)
 930                 token_rate = 1023;
 931
 932         mtu = (mp->dev->mtu + 255) >> 8;
 933         if (mtu > 63)
 934                 mtu = 63;
 935
 936         bucket_size = (burst + 255) >> 8;
 937         if (bucket_size > 65535)
 938                 bucket_size = 65535;
 939
 940         switch (mp->shared->tx_bw_control) {
 941         case TX_BW_CONTROL_OLD_LAYOUT:
 942                 wrl(mp, TX_BW_RATE(mp->port_num), token_rate);
 943                 wrl(mp, TX_BW_MTU(mp->port_num), mtu);
 944                 wrl(mp, TX_BW_BURST(mp->port_num), bucket_size);
 945                 break;
 946         case TX_BW_CONTROL_NEW_LAYOUT:
 947                 wrl(mp, TX_BW_RATE_MOVED(mp->port_num), token_rate);
 948                 wrl(mp, TX_BW_MTU_MOVED(mp->port_num), mtu);
 949                 wrl(mp, TX_BW_BURST_MOVED(mp->port_num), bucket_size);
 950                 break;
 951         }
 952 }
 953
 954 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
 955 {
 956         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 957         int token_rate;
 958         int bucket_size;
 959
 960         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 961         if (token_rate > 1023)
 962                 token_rate = 1023;
 963
 964         bucket_size = (burst + 255) >> 8;
 965         if (bucket_size > 65535)
 966                 bucket_size = 65535;
 967
 968         wrl(mp, TXQ_BW_TOKENS(mp->port_num, txq->index), token_rate << 14);
 969         wrl(mp, TXQ_BW_CONF(mp->port_num, txq->index),
 970                         (bucket_size << 10) | token_rate);
 971 }
 972
 973 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
 974 {
 975         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 976         int off;
 977         u32 val;
 978
 979         /*
 980          * Turn on fixed priority mode.
 981          */
 982         off = 0;
 983         switch (mp->shared->tx_bw_control) {
 984         case TX_BW_CONTROL_OLD_LAYOUT:
 985                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
 986                 break;
 987         case TX_BW_CONTROL_NEW_LAYOUT:
 988                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
 989                 break;
 990         }
 991
 992         if (off) {
 993                 val = rdl(mp, off);
 994                 val |= 1 << txq->index;
 995                 wrl(mp, off, val);
 996         }
 997 }
 998
 999 static void txq_set_wrr(struct tx_queue *txq, int weight)
1000 {
1001         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1002         int off;
1003         u32 val;
1004
1005         /*
1006          * Turn off fixed priority mode.
1007          */
1008         off = 0;
1009         switch (mp->shared->tx_bw_control) {
1010         case TX_BW_CONTROL_OLD_LAYOUT:
1011                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
1012                 break;
1013         case TX_BW_CONTROL_NEW_LAYOUT:
1014                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
1015                 break;
1016         }
1017
1018         if (off) {
1019                 val = rdl(mp, off);
1020                 val &= ~(1 << txq->index);
1021                 wrl(mp, off, val);
1022
1023                 /*
1024                  * Configure WRR weight for this queue.
1025                  */
1026                 off = TXQ_BW_WRR_CONF(mp->port_num, txq->index);
1027
1028                 val = rdl(mp, off);
1029                 val = (val & ~0xff) | (weight & 0xff);
1030                 wrl(mp, off, val);
1031         }
1032 }
1033
1034
1035 /* mii management interface *************************************************/
1036 static irqreturn_t mv643xx_eth_err_irq(int irq, void *dev_id)
1037 {
1038         struct mv643xx_eth_shared_private *msp = dev_id;
1039
1040         if (readl(msp->base + ERR_INT_CAUSE) & ERR_INT_SMI_DONE) {
1041                 writel(~ERR_INT_SMI_DONE, msp->base + ERR_INT_CAUSE);
1042                 wake_up(&msp->smi_busy_wait);
1043                 return IRQ_HANDLED;
1044         }
1045
1046         return IRQ_NONE;
1047 }
1048
1049 static int smi_is_done(struct mv643xx_eth_shared_private *msp)
1050 {
1051         return !(readl(msp->base + SMI_REG) & SMI_BUSY);
1052 }
1053
1054 static int smi_wait_ready(struct mv643xx_eth_shared_private *msp)
1055 {
1056         if (msp->err_interrupt == NO_IRQ) {
1057                 int i;
1058
1059                 for (i = 0; !smi_is_done(msp); i++) {
1060                         if (i == 10)
1061                                 return -ETIMEDOUT;
1062                         msleep(10);
1063                 }
1064
1065                 return 0;
1066         }
1067
1068         if (!wait_event_timeout(msp->smi_busy_wait, smi_is_done(msp),
1069                                 msecs_to_jiffies(100)))
1070                 return -ETIMEDOUT;
1071
1072         return 0;
1073 }
1074
1075 static int smi_bus_read(struct mii_bus *bus, int addr, int reg)
1076 {
1077         struct mv643xx_eth_shared_private *msp = bus->priv;
1078         void __iomem *smi_reg = msp->base + SMI_REG;
1079         int ret;
1080
1081         if (smi_wait_ready(msp)) {
1082                 printk("mv643xx_eth: SMI bus busy timeout\n");
1083                 return -ETIMEDOUT;
1084         }
1085
1086         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
1087
1088         if (smi_wait_ready(msp)) {
1089                 printk("mv643xx_eth: SMI bus busy timeout\n");
1090                 return -ETIMEDOUT;
1091         }
1092
1093         ret = readl(smi_reg);
1094         if (!(ret & SMI_READ_VALID)) {
1095                 printk("mv643xx_eth: SMI bus read not valid\n");
1096                 return -ENODEV;
1097         }
1098
1099         return ret & 0xffff;
1100 }
1101
1102 static int smi_bus_write(struct mii_bus *bus, int addr, int reg, u16 val)
1103 {
1104         struct mv643xx_eth_shared_private *msp = bus->priv;
1105         void __iomem *smi_reg = msp->base + SMI_REG;
1106
1107         if (smi_wait_ready(msp)) {
1108                 printk("mv643xx_eth: SMI bus busy timeout\n");
1109                 return -ETIMEDOUT;
1110         }
1111
1112         writel(SMI_OPCODE_WRITE | (reg << 21) |
1113                 (addr << 16) | (val & 0xffff), smi_reg);
1114
1115         if (smi_wait_ready(msp)) {
1116                 printk("mv643xx_eth: SMI bus busy timeout\n");
1117                 return -ETIMEDOUT;
1118         }
1119
1120         return 0;
1121 }
1122
1123
1124 /* statistics ***************************************************************/
1125 static struct net_device_stats *mv643xx_eth_get_stats(struct net_device *dev)
1126 {
1127         struct mv643xx_eth_private *mp = netdev_priv(dev);
1128         struct net_device_stats *stats = &dev->stats;
1129         unsigned long tx_packets = 0;
1130         unsigned long tx_bytes = 0;
1131         unsigned long tx_dropped = 0;
1132         int i;
1133
1134         for (i = 0; i < mp->txq_count; i++) {
1135                 struct tx_queue *txq = mp->txq + i;
1136
1137                 tx_packets += txq->tx_packets;
1138                 tx_bytes += txq->tx_bytes;
1139                 tx_dropped += txq->tx_dropped;
1140         }
1141
1142         stats->tx_packets = tx_packets;
1143         stats->tx_bytes = tx_bytes;
1144         stats->tx_dropped = tx_dropped;
1145
1146         return stats;
1147 }
1148
1149 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1150 {
1151         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1152 }
1153
1154 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1155 {
1156         int i;
1157
1158         for (i = 0; i < 0x80; i += 4)
1159                 mib_read(mp, i);
1160 }
1161
1162 static void mib_counters_update(struct mv643xx_eth_private *mp)
1163 {
1164         struct mib_counters *p = &mp->mib_counters;
1165
1166         spin_lock(&mp->mib_counters_lock);
1167         p->good_octets_received += mib_read(mp, 0x00);
1168         p->good_octets_received += (u64)mib_read(mp, 0x04) << 32;
1169         p->bad_octets_received += mib_read(mp, 0x08);
1170         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1171         p->good_frames_received += mib_read(mp, 0x10);
1172         p->bad_frames_received += mib_read(mp, 0x14);
1173         p->broadcast_frames_received += mib_read(mp, 0x18);
1174         p->multicast_frames_received += mib_read(mp, 0x1c);
1175         p->frames_64_octets += mib_read(mp, 0x20);
1176         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1177         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1178         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1179         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1180         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1181         p->good_octets_sent += mib_read(mp, 0x38);
1182         p->good_octets_sent += (u64)mib_read(mp, 0x3c) << 32;
1183         p->good_frames_sent += mib_read(mp, 0x40);
1184         p->excessive_collision += mib_read(mp, 0x44);
1185         p->multicast_frames_sent += mib_read(mp, 0x48);
1186         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1187         p->unrec_mac_control_received += mib_read(mp, 0x50);
1188         p->fc_sent += mib_read(mp, 0x54);
1189         p->good_fc_received += mib_read(mp, 0x58);
1190         p->bad_fc_received += mib_read(mp, 0x5c);
1191         p->undersize_received += mib_read(mp, 0x60);
1192         p->fragments_received += mib_read(mp, 0x64);
1193         p->oversize_received += mib_read(mp, 0x68);
1194         p->jabber_received += mib_read(mp, 0x6c);
1195         p->mac_receive_error += mib_read(mp, 0x70);
1196         p->bad_crc_event += mib_read(mp, 0x74);
1197         p->collision += mib_read(mp, 0x78);
1198         p->late_collision += mib_read(mp, 0x7c);
1199         spin_unlock(&mp->mib_counters_lock);
1200
1201         mod_timer(&mp->mib_counters_timer, jiffies + 30 * HZ);
1202 }
1203
1204 static void mib_counters_timer_wrapper(unsigned long _mp)
1205 {
1206         struct mv643xx_eth_private *mp = (void *)_mp;
1207
1208         mib_counters_update(mp);
1209 }
1210
1211
1212 /* ethtool ******************************************************************/
1213 struct mv643xx_eth_stats {
1214         char stat_string[ETH_GSTRING_LEN];
1215         int sizeof_stat;
1216         int netdev_off;
1217         int mp_off;
1218 };
1219
1220 #define SSTAT(m)                                                \
1221         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1222           offsetof(struct net_device, stats.m), -1 }
1223
1224 #define MIBSTAT(m)                                              \
1225         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1226           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1227
1228 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1229         SSTAT(rx_packets),
1230         SSTAT(tx_packets),
1231         SSTAT(rx_bytes),
1232         SSTAT(tx_bytes),
1233         SSTAT(rx_errors),
1234         SSTAT(tx_errors),
1235         SSTAT(rx_dropped),
1236         SSTAT(tx_dropped),
1237         MIBSTAT(good_octets_received),
1238         MIBSTAT(bad_octets_received),
1239         MIBSTAT(internal_mac_transmit_err),
1240         MIBSTAT(good_frames_received),
1241         MIBSTAT(bad_frames_received),
1242         MIBSTAT(broadcast_frames_received),
1243         MIBSTAT(multicast_frames_received),
1244         MIBSTAT(frames_64_octets),
1245         MIBSTAT(frames_65_to_127_octets),
1246         MIBSTAT(frames_128_to_255_octets),
1247         MIBSTAT(frames_256_to_511_octets),
1248         MIBSTAT(frames_512_to_1023_octets),
1249         MIBSTAT(frames_1024_to_max_octets),
1250         MIBSTAT(good_octets_sent),
1251         MIBSTAT(good_frames_sent),
1252         MIBSTAT(excessive_collision),
1253         MIBSTAT(multicast_frames_sent),
1254         MIBSTAT(broadcast_frames_sent),
1255         MIBSTAT(unrec_mac_control_received),
1256         MIBSTAT(fc_sent),
1257         MIBSTAT(good_fc_received),
1258         MIBSTAT(bad_fc_received),
1259         MIBSTAT(undersize_received),
1260         MIBSTAT(fragments_received),
1261         MIBSTAT(oversize_received),
1262         MIBSTAT(jabber_received),
1263         MIBSTAT(mac_receive_error),
1264         MIBSTAT(bad_crc_event),
1265         MIBSTAT(collision),
1266         MIBSTAT(late_collision),
1267 };
1268
1269 static int mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1270 {
1271         struct mv643xx_eth_private *mp = netdev_priv(dev);
1272         int err;
1273
1274         err = phy_read_status(mp->phy);
1275         if (err == 0)
1276                 err = phy_ethtool_gset(mp->phy, cmd);
1277
1278         /*
1279          * The MAC does not support 1000baseT_Half.
1280          */
1281         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1282         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1283
1284         return err;
1285 }
1286
1287 static int mv643xx_eth_get_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1288 {
1289         struct mv643xx_eth_private *mp = netdev_priv(dev);
1290         u32 port_status;
1291
1292         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1293
1294         cmd->supported = SUPPORTED_MII;
1295         cmd->advertising = ADVERTISED_MII;
1296         switch (port_status & PORT_SPEED_MASK) {
1297         case PORT_SPEED_10:
1298                 cmd->speed = SPEED_10;
1299                 break;
1300         case PORT_SPEED_100:
1301                 cmd->speed = SPEED_100;
1302                 break;
1303         case PORT_SPEED_1000:
1304                 cmd->speed = SPEED_1000;
1305                 break;
1306         default:
1307                 cmd->speed = -1;
1308                 break;
1309         }
1310         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1311         cmd->port = PORT_MII;
1312         cmd->phy_address = 0;
1313         cmd->transceiver = XCVR_INTERNAL;
1314         cmd->autoneg = AUTONEG_DISABLE;
1315         cmd->maxtxpkt = 1;
1316         cmd->maxrxpkt = 1;
1317
1318         return 0;
1319 }
1320
1321 static int mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1322 {
1323         struct mv643xx_eth_private *mp = netdev_priv(dev);
1324
1325         /*
1326          * The MAC does not support 1000baseT_Half.
1327          */
1328         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1329
1330         return phy_ethtool_sset(mp->phy, cmd);
1331 }
1332
1333 static int mv643xx_eth_set_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1334 {
1335         return -EINVAL;
1336 }
1337
1338 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1339                                     struct ethtool_drvinfo *drvinfo)
1340 {
1341         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1342         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1343         strncpy(drvinfo->fw_version, "N/A", 32);
1344         strncpy(drvinfo->bus_info, "platform", 32);
1345         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1346 }
1347
1348 static int mv643xx_eth_nway_reset(struct net_device *dev)
1349 {
1350         struct mv643xx_eth_private *mp = netdev_priv(dev);
1351
1352         return genphy_restart_aneg(mp->phy);
1353 }
1354
1355 static int mv643xx_eth_nway_reset_phyless(struct net_device *dev)
1356 {
1357         return -EINVAL;
1358 }
1359
1360 static u32 mv643xx_eth_get_link(struct net_device *dev)
1361 {
1362         return !!netif_carrier_ok(dev);
1363 }
1364
1365 static void mv643xx_eth_get_strings(struct net_device *dev,
1366                                     uint32_t stringset, uint8_t *data)
1367 {
1368         int i;
1369
1370         if (stringset == ETH_SS_STATS) {
1371                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1372                         memcpy(data + i * ETH_GSTRING_LEN,
1373                                 mv643xx_eth_stats[i].stat_string,
1374                                 ETH_GSTRING_LEN);
1375                 }
1376         }
1377 }
1378
1379 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1380                                           struct ethtool_stats *stats,
1381                                           uint64_t *data)
1382 {
1383         struct mv643xx_eth_private *mp = netdev_priv(dev);
1384         int i;
1385
1386         mv643xx_eth_get_stats(dev);
1387         mib_counters_update(mp);
1388
1389         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1390                 const struct mv643xx_eth_stats *stat;
1391                 void *p;
1392
1393                 stat = mv643xx_eth_stats + i;
1394
1395                 if (stat->netdev_off >= 0)
1396                         p = ((void *)mp->dev) + stat->netdev_off;
1397                 else
1398                         p = ((void *)mp) + stat->mp_off;
1399
1400                 data[i] = (stat->sizeof_stat == 8) ?
1401                                 *(uint64_t *)p : *(uint32_t *)p;
1402         }
1403 }
1404
1405 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1406 {
1407         if (sset == ETH_SS_STATS)
1408                 return ARRAY_SIZE(mv643xx_eth_stats);
1409
1410         return -EOPNOTSUPP;
1411 }
1412
1413 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1414         .get_settings           = mv643xx_eth_get_settings,
1415         .set_settings           = mv643xx_eth_set_settings,
1416         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1417         .nway_reset             = mv643xx_eth_nway_reset,
1418         .get_link               = mv643xx_eth_get_link,
1419         .set_sg                 = ethtool_op_set_sg,
1420         .get_strings            = mv643xx_eth_get_strings,
1421         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1422         .get_sset_count         = mv643xx_eth_get_sset_count,
1423 };
1424
1425 static const struct ethtool_ops mv643xx_eth_ethtool_ops_phyless = {
1426         .get_settings           = mv643xx_eth_get_settings_phyless,
1427         .set_settings           = mv643xx_eth_set_settings_phyless,
1428         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1429         .nway_reset             = mv643xx_eth_nway_reset_phyless,
1430         .get_link               = mv643xx_eth_get_link,
1431         .set_sg                 = ethtool_op_set_sg,
1432         .get_strings            = mv643xx_eth_get_strings,
1433         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1434         .get_sset_count         = mv643xx_eth_get_sset_count,
1435 };
1436
1437
1438 /* address handling *********************************************************/
1439 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1440 {
1441         unsigned int mac_h;
1442         unsigned int mac_l;
1443
1444         mac_h = rdl(mp, MAC_ADDR_HIGH(mp->port_num));
1445         mac_l = rdl(mp, MAC_ADDR_LOW(mp->port_num));
1446
1447         addr[0] = (mac_h >> 24) & 0xff;
1448         addr[1] = (mac_h >> 16) & 0xff;
1449         addr[2] = (mac_h >> 8) & 0xff;
1450         addr[3] = mac_h & 0xff;
1451         addr[4] = (mac_l >> 8) & 0xff;
1452         addr[5] = mac_l & 0xff;
1453 }
1454
1455 static void init_mac_tables(struct mv643xx_eth_private *mp)
1456 {
1457         int i;
1458
1459         for (i = 0; i < 0x100; i += 4) {
1460                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1461                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1462         }
1463
1464         for (i = 0; i < 0x10; i += 4)
1465                 wrl(mp, UNICAST_TABLE(mp->port_num) + i, 0);
1466 }
1467
1468 static void set_filter_table_entry(struct mv643xx_eth_private *mp,
1469                                    int table, unsigned char entry)
1470 {
1471         unsigned int table_reg;
1472
1473         /* Set "accepts frame bit" at specified table entry */
1474         table_reg = rdl(mp, table + (entry & 0xfc));
1475         table_reg |= 0x01 << (8 * (entry & 3));
1476         wrl(mp, table + (entry & 0xfc), table_reg);
1477 }
1478
1479 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1480 {
1481         unsigned int mac_h;
1482         unsigned int mac_l;
1483         int table;
1484
1485         mac_l = (addr[4] << 8) | addr[5];
1486         mac_h = (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3];
1487
1488         wrl(mp, MAC_ADDR_LOW(mp->port_num), mac_l);
1489         wrl(mp, MAC_ADDR_HIGH(mp->port_num), mac_h);
1490
1491         table = UNICAST_TABLE(mp->port_num);
1492         set_filter_table_entry(mp, table, addr[5] & 0x0f);
1493 }
1494
1495 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1496 {
1497         struct mv643xx_eth_private *mp = netdev_priv(dev);
1498
1499         /* +2 is for the offset of the HW addr type */
1500         memcpy(dev->dev_addr, addr + 2, 6);
1501
1502         init_mac_tables(mp);
1503         uc_addr_set(mp, dev->dev_addr);
1504
1505         return 0;
1506 }
1507
1508 static int addr_crc(unsigned char *addr)
1509 {
1510         int crc = 0;
1511         int i;
1512
1513         for (i = 0; i < 6; i++) {
1514                 int j;
1515
1516                 crc = (crc ^ addr[i]) << 8;
1517                 for (j = 7; j >= 0; j--) {
1518                         if (crc & (0x100 << j))
1519                                 crc ^= 0x107 << j;
1520                 }
1521         }
1522
1523         return crc;
1524 }
1525
1526 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1527 {
1528         struct mv643xx_eth_private *mp = netdev_priv(dev);
1529         u32 port_config;
1530         struct dev_addr_list *addr;
1531         int i;
1532
1533         port_config = rdl(mp, PORT_CONFIG(mp->port_num));
1534         if (dev->flags & IFF_PROMISC)
1535                 port_config |= UNICAST_PROMISCUOUS_MODE;
1536         else
1537                 port_config &= ~UNICAST_PROMISCUOUS_MODE;
1538         wrl(mp, PORT_CONFIG(mp->port_num), port_config);
1539
1540         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1541                 int port_num = mp->port_num;
1542                 u32 accept = 0x01010101;
1543
1544                 for (i = 0; i < 0x100; i += 4) {
1545                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1546                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1547                 }
1548                 return;
1549         }
1550
1551         for (i = 0; i < 0x100; i += 4) {
1552                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1553                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1554         }
1555
1556         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1557                 u8 *a = addr->da_addr;
1558                 int table;
1559
1560                 if (addr->da_addrlen != 6)
1561                         continue;
1562
1563                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1564                         table = SPECIAL_MCAST_TABLE(mp->port_num);
1565                         set_filter_table_entry(mp, table, a[5]);
1566                 } else {
1567                         int crc = addr_crc(a);
1568
1569                         table = OTHER_MCAST_TABLE(mp->port_num);
1570                         set_filter_table_entry(mp, table, crc);
1571                 }
1572         }
1573 }
1574
1575
1576 /* rx/tx queue initialisation ***********************************************/
1577 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1578 {
1579         struct rx_queue *rxq = mp->rxq + index;
1580         struct rx_desc *rx_desc;
1581         int size;
1582         int i;
1583
1584         rxq->index = index;
1585
1586         rxq->rx_ring_size = mp->default_rx_ring_size;
1587
1588         rxq->rx_desc_count = 0;
1589         rxq->rx_curr_desc = 0;
1590         rxq->rx_used_desc = 0;
1591
1592         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1593
1594         if (index == 0 && size <= mp->rx_desc_sram_size) {
1595                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1596                                                 mp->rx_desc_sram_size);
1597                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1598         } else {
1599                 rxq->rx_desc_area = dma_alloc_coherent(NULL, size,
1600                                                         &rxq->rx_desc_dma,
1601                                                         GFP_KERNEL);
1602         }
1603
1604         if (rxq->rx_desc_area == NULL) {
1605                 dev_printk(KERN_ERR, &mp->dev->dev,
1606                            "can't allocate rx ring (%d bytes)\n", size);
1607                 goto out;
1608         }
1609         memset(rxq->rx_desc_area, 0, size);
1610
1611         rxq->rx_desc_area_size = size;
1612         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1613                                                                 GFP_KERNEL);
1614         if (rxq->rx_skb == NULL) {
1615                 dev_printk(KERN_ERR, &mp->dev->dev,
1616                            "can't allocate rx skb ring\n");
1617                 goto out_free;
1618         }
1619
1620         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1621         for (i = 0; i < rxq->rx_ring_size; i++) {
1622                 int nexti;
1623
1624                 nexti = i + 1;
1625                 if (nexti == rxq->rx_ring_size)
1626                         nexti = 0;
1627
1628                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1629                                         nexti * sizeof(struct rx_desc);
1630         }
1631
1632         return 0;
1633
1634
1635 out_free:
1636         if (index == 0 && size <= mp->rx_desc_sram_size)
1637                 iounmap(rxq->rx_desc_area);
1638         else
1639                 dma_free_coherent(NULL, size,
1640                                   rxq->rx_desc_area,
1641                                   rxq->rx_desc_dma);
1642
1643 out:
1644         return -ENOMEM;
1645 }
1646
1647 static void rxq_deinit(struct rx_queue *rxq)
1648 {
1649         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1650         int i;
1651
1652         rxq_disable(rxq);
1653
1654         for (i = 0; i < rxq->rx_ring_size; i++) {
1655                 if (rxq->rx_skb[i]) {
1656                         dev_kfree_skb(rxq->rx_skb[i]);
1657                         rxq->rx_desc_count--;
1658                 }
1659         }
1660
1661         if (rxq->rx_desc_count) {
1662                 dev_printk(KERN_ERR, &mp->dev->dev,
1663                            "error freeing rx ring -- %d skbs stuck\n",
1664                            rxq->rx_desc_count);
1665         }
1666
1667         if (rxq->index == 0 &&
1668             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1669                 iounmap(rxq->rx_desc_area);
1670         else
1671                 dma_free_coherent(NULL, rxq->rx_desc_area_size,
1672                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1673
1674         kfree(rxq->rx_skb);
1675 }
1676
1677 static int txq_init(struct mv643xx_eth_private *mp, int index)
1678 {
1679         struct tx_queue *txq = mp->txq + index;
1680         struct tx_desc *tx_desc;
1681         int size;
1682         int i;
1683
1684         txq->index = index;
1685
1686         txq->tx_ring_size = mp->default_tx_ring_size;
1687
1688         txq->tx_desc_count = 0;
1689         txq->tx_curr_desc = 0;
1690         txq->tx_used_desc = 0;
1691
1692         size = txq->tx_ring_size * sizeof(struct tx_desc);
1693
1694         if (index == 0 && size <= mp->tx_desc_sram_size) {
1695                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1696                                                 mp->tx_desc_sram_size);
1697                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1698         } else {
1699                 txq->tx_desc_area = dma_alloc_coherent(NULL, size,
1700                                                         &txq->tx_desc_dma,
1701                                                         GFP_KERNEL);
1702         }
1703
1704         if (txq->tx_desc_area == NULL) {
1705                 dev_printk(KERN_ERR, &mp->dev->dev,
1706                            "can't allocate tx ring (%d bytes)\n", size);
1707                 return -ENOMEM;
1708         }
1709         memset(txq->tx_desc_area, 0, size);
1710
1711         txq->tx_desc_area_size = size;
1712
1713         tx_desc = (struct tx_desc *)txq->tx_desc_area;
1714         for (i = 0; i < txq->tx_ring_size; i++) {
1715                 struct tx_desc *txd = tx_desc + i;
1716                 int nexti;
1717
1718                 nexti = i + 1;
1719                 if (nexti == txq->tx_ring_size)
1720                         nexti = 0;
1721
1722                 txd->cmd_sts = 0;
1723                 txd->next_desc_ptr = txq->tx_desc_dma +
1724                                         nexti * sizeof(struct tx_desc);
1725         }
1726
1727         skb_queue_head_init(&txq->tx_skb);
1728
1729         return 0;
1730 }
1731
1732 static void txq_deinit(struct tx_queue *txq)
1733 {
1734         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1735
1736         txq_disable(txq);
1737         txq_reclaim(txq, txq->tx_ring_size, 1);
1738
1739         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1740
1741         if (txq->index == 0 &&
1742             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1743                 iounmap(txq->tx_desc_area);
1744         else
1745                 dma_free_coherent(NULL, txq->tx_desc_area_size,
1746                                   txq->tx_desc_area, txq->tx_desc_dma);
1747 }
1748
1749
1750 /* netdev ops and related ***************************************************/
1751 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
1752 {
1753         u32 int_cause;
1754         u32 int_cause_ext;
1755
1756         int_cause = rdl(mp, INT_CAUSE(mp->port_num)) &
1757                         (INT_TX_END | INT_RX | INT_EXT);
1758         if (int_cause == 0)
1759                 return 0;
1760
1761         int_cause_ext = 0;
1762         if (int_cause & INT_EXT)
1763                 int_cause_ext = rdl(mp, INT_CAUSE_EXT(mp->port_num));
1764
1765         int_cause &= INT_TX_END | INT_RX;
1766         if (int_cause) {
1767                 wrl(mp, INT_CAUSE(mp->port_num), ~int_cause);
1768                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
1769                                 ~(rdl(mp, TXQ_COMMAND(mp->port_num)) & 0xff);
1770                 mp->work_rx |= (int_cause & INT_RX) >> 2;
1771         }
1772
1773         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
1774         if (int_cause_ext) {
1775                 wrl(mp, INT_CAUSE_EXT(mp->port_num), ~int_cause_ext);
1776                 if (int_cause_ext & INT_EXT_LINK_PHY)
1777                         mp->work_link = 1;
1778                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
1779         }
1780
1781         return 1;
1782 }
1783
1784 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1785 {
1786         struct net_device *dev = (struct net_device *)dev_id;
1787         struct mv643xx_eth_private *mp = netdev_priv(dev);
1788
1789         if (unlikely(!mv643xx_eth_collect_events(mp)))
1790                 return IRQ_NONE;
1791
1792         wrl(mp, INT_MASK(mp->port_num), 0);
1793         napi_schedule(&mp->napi);
1794
1795         return IRQ_HANDLED;
1796 }
1797
1798 static void handle_link_event(struct mv643xx_eth_private *mp)
1799 {
1800         struct net_device *dev = mp->dev;
1801         u32 port_status;
1802         int speed;
1803         int duplex;
1804         int fc;
1805
1806         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1807         if (!(port_status & LINK_UP)) {
1808                 if (netif_carrier_ok(dev)) {
1809                         int i;
1810
1811                         printk(KERN_INFO "%s: link down\n", dev->name);
1812
1813                         netif_carrier_off(dev);
1814
1815                         for (i = 0; i < mp->txq_count; i++) {
1816                                 struct tx_queue *txq = mp->txq + i;
1817
1818                                 txq_reclaim(txq, txq->tx_ring_size, 1);
1819                                 txq_reset_hw_ptr(txq);
1820                         }
1821                 }
1822                 return;
1823         }
1824
1825         switch (port_status & PORT_SPEED_MASK) {
1826         case PORT_SPEED_10:
1827                 speed = 10;
1828                 break;
1829         case PORT_SPEED_100:
1830                 speed = 100;
1831                 break;
1832         case PORT_SPEED_1000:
1833                 speed = 1000;
1834                 break;
1835         default:
1836                 speed = -1;
1837                 break;
1838         }
1839         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
1840         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
1841
1842         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
1843                          "flow control %sabled\n", dev->name,
1844                          speed, duplex ? "full" : "half",
1845                          fc ? "en" : "dis");
1846
1847         if (!netif_carrier_ok(dev))
1848                 netif_carrier_on(dev);
1849 }
1850
1851 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
1852 {
1853         struct mv643xx_eth_private *mp;
1854         int work_done;
1855
1856         mp = container_of(napi, struct mv643xx_eth_private, napi);
1857
1858         mp->work_rx_refill |= mp->work_rx_oom;
1859         mp->work_rx_oom = 0;
1860
1861         work_done = 0;
1862         while (work_done < budget) {
1863                 u8 queue_mask;
1864                 int queue;
1865                 int work_tbd;
1866
1867                 if (mp->work_link) {
1868                         mp->work_link = 0;
1869                         handle_link_event(mp);
1870                         continue;
1871                 }
1872
1873                 queue_mask = mp->work_tx | mp->work_tx_end |
1874                                 mp->work_rx | mp->work_rx_refill;
1875                 if (!queue_mask) {
1876                         if (mv643xx_eth_collect_events(mp))
1877                                 continue;
1878                         break;
1879                 }
1880
1881                 queue = fls(queue_mask) - 1;
1882                 queue_mask = 1 << queue;
1883
1884                 work_tbd = budget - work_done;
1885                 if (work_tbd > 16)
1886                         work_tbd = 16;
1887
1888                 if (mp->work_tx_end & queue_mask) {
1889                         txq_kick(mp->txq + queue);
1890                 } else if (mp->work_tx & queue_mask) {
1891                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
1892                         txq_maybe_wake(mp->txq + queue);
1893                 } else if (mp->work_rx & queue_mask) {
1894                         work_done += rxq_process(mp->rxq + queue, work_tbd);
1895                 } else if (mp->work_rx_refill & queue_mask) {
1896                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
1897                 } else {
1898                         BUG();
1899                 }
1900         }
1901
1902         if (work_done < budget) {
1903                 if (mp->work_rx_oom)
1904                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
1905                 napi_complete(napi);
1906                 wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
1907         }
1908
1909         return work_done;
1910 }
1911
1912 static inline void oom_timer_wrapper(unsigned long data)
1913 {
1914         struct mv643xx_eth_private *mp = (void *)data;
1915
1916         napi_schedule(&mp->napi);
1917 }
1918
1919 static void phy_reset(struct mv643xx_eth_private *mp)
1920 {
1921         int data;
1922
1923         data = phy_read(mp->phy, MII_BMCR);
1924         if (data < 0)
1925                 return;
1926
1927         data |= BMCR_RESET;
1928         if (phy_write(mp->phy, MII_BMCR, data) < 0)
1929                 return;
1930
1931         do {
1932                 data = phy_read(mp->phy, MII_BMCR);
1933         } while (data >= 0 && data & BMCR_RESET);
1934 }
1935
1936 static void port_start(struct mv643xx_eth_private *mp)
1937 {
1938         u32 pscr;
1939         int i;
1940
1941         /*
1942          * Perform PHY reset, if there is a PHY.
1943          */
1944         if (mp->phy != NULL) {
1945                 struct ethtool_cmd cmd;
1946
1947                 mv643xx_eth_get_settings(mp->dev, &cmd);
1948                 phy_reset(mp);
1949                 mv643xx_eth_set_settings(mp->dev, &cmd);
1950         }
1951
1952         /*
1953          * Configure basic link parameters.
1954          */
1955         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
1956
1957         pscr |= SERIAL_PORT_ENABLE;
1958         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1959
1960         pscr |= DO_NOT_FORCE_LINK_FAIL;
1961         if (mp->phy == NULL)
1962                 pscr |= FORCE_LINK_PASS;
1963         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1964
1965         wrl(mp, SDMA_CONFIG(mp->port_num), PORT_SDMA_CONFIG_DEFAULT_VALUE);
1966
1967         /*
1968          * Configure TX path and queues.
1969          */
1970         tx_set_rate(mp, 1000000000, 16777216);
1971         for (i = 0; i < mp->txq_count; i++) {
1972                 struct tx_queue *txq = mp->txq + i;
1973
1974                 txq_reset_hw_ptr(txq);
1975                 txq_set_rate(txq, 1000000000, 16777216);
1976                 txq_set_fixed_prio_mode(txq);
1977         }
1978
1979         /*
1980          * Add configured unicast address to address filter table.
1981          */
1982         uc_addr_set(mp, mp->dev->dev_addr);
1983
1984         /*
1985          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
1986          * frames to RX queue #0, and include the pseudo-header when
1987          * calculating receive checksums.
1988          */
1989         wrl(mp, PORT_CONFIG(mp->port_num), 0x02000000);
1990
1991         /*
1992          * Treat BPDUs as normal multicasts, and disable partition mode.
1993          */
1994         wrl(mp, PORT_CONFIG_EXT(mp->port_num), 0x00000000);
1995
1996         /*
1997          * Enable the receive queues.
1998          */
1999         for (i = 0; i < mp->rxq_count; i++) {
2000                 struct rx_queue *rxq = mp->rxq + i;
2001                 int off = RXQ_CURRENT_DESC_PTR(mp->port_num, i);
2002                 u32 addr;
2003
2004                 addr = (u32)rxq->rx_desc_dma;
2005                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
2006                 wrl(mp, off, addr);
2007
2008                 rxq_enable(rxq);
2009         }
2010 }
2011
2012 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2013 {
2014         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2015         u32 val;
2016
2017         val = rdl(mp, SDMA_CONFIG(mp->port_num));
2018         if (mp->shared->extended_rx_coal_limit) {
2019                 if (coal > 0xffff)
2020                         coal = 0xffff;
2021                 val &= ~0x023fff80;
2022                 val |= (coal & 0x8000) << 10;
2023                 val |= (coal & 0x7fff) << 7;
2024         } else {
2025                 if (coal > 0x3fff)
2026                         coal = 0x3fff;
2027                 val &= ~0x003fff00;
2028                 val |= (coal & 0x3fff) << 8;
2029         }
2030         wrl(mp, SDMA_CONFIG(mp->port_num), val);
2031 }
2032
2033 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2034 {
2035         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2036
2037         if (coal > 0x3fff)
2038                 coal = 0x3fff;
2039         wrl(mp, TX_FIFO_URGENT_THRESHOLD(mp->port_num), (coal & 0x3fff) << 4);
2040 }
2041
2042 static void mv643xx_eth_recalc_skb_size(struct mv643xx_eth_private *mp)
2043 {
2044         int skb_size;
2045
2046         /*
2047          * Reserve 2+14 bytes for an ethernet header (the hardware
2048          * automatically prepends 2 bytes of dummy data to each
2049          * received packet), 16 bytes for up to four VLAN tags, and
2050          * 4 bytes for the trailing FCS -- 36 bytes total.
2051          */
2052         skb_size = mp->dev->mtu + 36;
2053
2054         /*
2055          * Make sure that the skb size is a multiple of 8 bytes, as
2056          * the lower three bits of the receive descriptor's buffer
2057          * size field are ignored by the hardware.
2058          */
2059         mp->skb_size = (skb_size + 7) & ~7;
2060 }
2061
2062 static int mv643xx_eth_open(struct net_device *dev)
2063 {
2064         struct mv643xx_eth_private *mp = netdev_priv(dev);
2065         int err;
2066         int i;
2067
2068         wrl(mp, INT_CAUSE(mp->port_num), 0);
2069         wrl(mp, INT_CAUSE_EXT(mp->port_num), 0);
2070         rdl(mp, INT_CAUSE_EXT(mp->port_num));
2071
2072         err = request_irq(dev->irq, mv643xx_eth_irq,
2073                           IRQF_SHARED, dev->name, dev);
2074         if (err) {
2075                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
2076                 return -EAGAIN;
2077         }
2078
2079         init_mac_tables(mp);
2080
2081         mv643xx_eth_recalc_skb_size(mp);
2082
2083         napi_enable(&mp->napi);
2084
2085         skb_queue_head_init(&mp->rx_recycle);
2086
2087         for (i = 0; i < mp->rxq_count; i++) {
2088                 err = rxq_init(mp, i);
2089                 if (err) {
2090                         while (--i >= 0)
2091                                 rxq_deinit(mp->rxq + i);
2092                         goto out;
2093                 }
2094
2095                 rxq_refill(mp->rxq + i, INT_MAX);
2096         }
2097
2098         if (mp->work_rx_oom) {
2099                 mp->rx_oom.expires = jiffies + (HZ / 10);
2100                 add_timer(&mp->rx_oom);
2101         }
2102
2103         for (i = 0; i < mp->txq_count; i++) {
2104                 err = txq_init(mp, i);
2105                 if (err) {
2106                         while (--i >= 0)
2107                                 txq_deinit(mp->txq + i);
2108                         goto out_free;
2109                 }
2110         }
2111
2112         netif_carrier_off(dev);
2113
2114         port_start(mp);
2115
2116         set_rx_coal(mp, 0);
2117         set_tx_coal(mp, 0);
2118
2119         wrl(mp, INT_MASK_EXT(mp->port_num), INT_EXT_LINK_PHY | INT_EXT_TX);
2120         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2121
2122         return 0;
2123
2124
2125 out_free:
2126         for (i = 0; i < mp->rxq_count; i++)
2127                 rxq_deinit(mp->rxq + i);
2128 out:
2129         free_irq(dev->irq, dev);
2130
2131         return err;
2132 }
2133
2134 static void port_reset(struct mv643xx_eth_private *mp)
2135 {
2136         unsigned int data;
2137         int i;
2138
2139         for (i = 0; i < mp->rxq_count; i++)
2140                 rxq_disable(mp->rxq + i);
2141         for (i = 0; i < mp->txq_count; i++)
2142                 txq_disable(mp->txq + i);
2143
2144         while (1) {
2145                 u32 ps = rdl(mp, PORT_STATUS(mp->port_num));
2146
2147                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2148                         break;
2149                 udelay(10);
2150         }
2151
2152         /* Reset the Enable bit in the Configuration Register */
2153         data = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2154         data &= ~(SERIAL_PORT_ENABLE            |
2155                   DO_NOT_FORCE_LINK_FAIL        |
2156                   FORCE_LINK_PASS);
2157         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), data);
2158 }
2159
2160 static int mv643xx_eth_stop(struct net_device *dev)
2161 {
2162         struct mv643xx_eth_private *mp = netdev_priv(dev);
2163         int i;
2164
2165         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2166         rdl(mp, INT_MASK(mp->port_num));
2167
2168         del_timer_sync(&mp->mib_counters_timer);
2169
2170         napi_disable(&mp->napi);
2171
2172         del_timer_sync(&mp->rx_oom);
2173
2174         netif_carrier_off(dev);
2175
2176         free_irq(dev->irq, dev);
2177
2178         port_reset(mp);
2179         mv643xx_eth_get_stats(dev);
2180         mib_counters_update(mp);
2181
2182         skb_queue_purge(&mp->rx_recycle);
2183
2184         for (i = 0; i < mp->rxq_count; i++)
2185                 rxq_deinit(mp->rxq + i);
2186         for (i = 0; i < mp->txq_count; i++)
2187                 txq_deinit(mp->txq + i);
2188
2189         return 0;
2190 }
2191
2192 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2193 {
2194         struct mv643xx_eth_private *mp = netdev_priv(dev);
2195
2196         if (mp->phy != NULL)
2197                 return phy_mii_ioctl(mp->phy, if_mii(ifr), cmd);
2198
2199         return -EOPNOTSUPP;
2200 }
2201
2202 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2203 {
2204         struct mv643xx_eth_private *mp = netdev_priv(dev);
2205
2206         if (new_mtu < 64 || new_mtu > 9500)
2207                 return -EINVAL;
2208
2209         dev->mtu = new_mtu;
2210         mv643xx_eth_recalc_skb_size(mp);
2211         tx_set_rate(mp, 1000000000, 16777216);
2212
2213         if (!netif_running(dev))
2214                 return 0;
2215
2216         /*
2217          * Stop and then re-open the interface. This will allocate RX
2218          * skbs of the new MTU.
2219          * There is a possible danger that the open will not succeed,
2220          * due to memory being full.
2221          */
2222         mv643xx_eth_stop(dev);
2223         if (mv643xx_eth_open(dev)) {
2224                 dev_printk(KERN_ERR, &dev->dev,
2225                            "fatal error on re-opening device after "
2226                            "MTU change\n");
2227         }
2228
2229         return 0;
2230 }
2231
2232 static void tx_timeout_task(struct work_struct *ugly)
2233 {
2234         struct mv643xx_eth_private *mp;
2235
2236         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2237         if (netif_running(mp->dev)) {
2238                 netif_tx_stop_all_queues(mp->dev);
2239                 port_reset(mp);
2240                 port_start(mp);
2241                 netif_tx_wake_all_queues(mp->dev);
2242         }
2243 }
2244
2245 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2246 {
2247         struct mv643xx_eth_private *mp = netdev_priv(dev);
2248
2249         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2250
2251         schedule_work(&mp->tx_timeout_task);
2252 }
2253
2254 #ifdef CONFIG_NET_POLL_CONTROLLER
2255 static void mv643xx_eth_netpoll(struct net_device *dev)
2256 {
2257         struct mv643xx_eth_private *mp = netdev_priv(dev);
2258
2259         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2260         rdl(mp, INT_MASK(mp->port_num));
2261
2262         mv643xx_eth_irq(dev->irq, dev);
2263
2264         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2265 }
2266 #endif
2267
2268
2269 /* platform glue ************************************************************/
2270 static void
2271 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2272                               struct mbus_dram_target_info *dram)
2273 {
2274         void __iomem *base = msp->base;
2275         u32 win_enable;
2276         u32 win_protect;
2277         int i;
2278
2279         for (i = 0; i < 6; i++) {
2280                 writel(0, base + WINDOW_BASE(i));
2281                 writel(0, base + WINDOW_SIZE(i));
2282                 if (i < 4)
2283                         writel(0, base + WINDOW_REMAP_HIGH(i));
2284         }
2285
2286         win_enable = 0x3f;
2287         win_protect = 0;
2288
2289         for (i = 0; i < dram->num_cs; i++) {
2290                 struct mbus_dram_window *cs = dram->cs + i;
2291
2292                 writel((cs->base & 0xffff0000) |
2293                         (cs->mbus_attr << 8) |
2294                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2295                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2296
2297                 win_enable &= ~(1 << i);
2298                 win_protect |= 3 << (2 * i);
2299         }
2300
2301         writel(win_enable, base + WINDOW_BAR_ENABLE);
2302         msp->win_protect = win_protect;
2303 }
2304
2305 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2306 {
2307         /*
2308          * Check whether we have a 14-bit coal limit field in bits
2309          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2310          * SDMA config register.
2311          */
2312         writel(0x02000000, msp->base + SDMA_CONFIG(0));
2313         if (readl(msp->base + SDMA_CONFIG(0)) & 0x02000000)
2314                 msp->extended_rx_coal_limit = 1;
2315         else
2316                 msp->extended_rx_coal_limit = 0;
2317
2318         /*
2319          * Check whether the MAC supports TX rate control, and if
2320          * yes, whether its associated registers are in the old or
2321          * the new place.
2322          */
2323         writel(1, msp->base + TX_BW_MTU_MOVED(0));
2324         if (readl(msp->base + TX_BW_MTU_MOVED(0)) & 1) {
2325                 msp->tx_bw_control = TX_BW_CONTROL_NEW_LAYOUT;
2326         } else {
2327                 writel(7, msp->base + TX_BW_RATE(0));
2328                 if (readl(msp->base + TX_BW_RATE(0)) & 7)
2329                         msp->tx_bw_control = TX_BW_CONTROL_OLD_LAYOUT;
2330                 else
2331                         msp->tx_bw_control = TX_BW_CONTROL_ABSENT;
2332         }
2333 }
2334
2335 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2336 {
2337         static int mv643xx_eth_version_printed = 0;
2338         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2339         struct mv643xx_eth_shared_private *msp;
2340         struct resource *res;
2341         int ret;
2342
2343         if (!mv643xx_eth_version_printed++)
2344                 printk(KERN_NOTICE "MV-643xx 10/100/1000 ethernet "
2345                         "driver version %s\n", mv643xx_eth_driver_version);
2346
2347         ret = -EINVAL;
2348         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2349         if (res == NULL)
2350                 goto out;
2351
2352         ret = -ENOMEM;
2353         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2354         if (msp == NULL)
2355                 goto out;
2356         memset(msp, 0, sizeof(*msp));
2357
2358         msp->base = ioremap(res->start, res->end - res->start + 1);
2359         if (msp->base == NULL)
2360                 goto out_free;
2361
2362         /*
2363          * Set up and register SMI bus.
2364          */
2365         if (pd == NULL || pd->shared_smi == NULL) {
2366                 msp->smi_bus = mdiobus_alloc();
2367                 if (msp->smi_bus == NULL)
2368                         goto out_unmap;
2369
2370                 msp->smi_bus->priv = msp;
2371                 msp->smi_bus->name = "mv643xx_eth smi";
2372                 msp->smi_bus->read = smi_bus_read;
2373                 msp->smi_bus->write = smi_bus_write,
2374                 snprintf(msp->smi_bus->id, MII_BUS_ID_SIZE, "%d", pdev->id);
2375                 msp->smi_bus->parent = &pdev->dev;
2376                 msp->smi_bus->phy_mask = 0xffffffff;
2377                 if (mdiobus_register(msp->smi_bus) < 0)
2378                         goto out_free_mii_bus;
2379                 msp->smi = msp;
2380         } else {
2381                 msp->smi = platform_get_drvdata(pd->shared_smi);
2382         }
2383
2384         msp->err_interrupt = NO_IRQ;
2385         init_waitqueue_head(&msp->smi_busy_wait);
2386
2387         /*
2388          * Check whether the error interrupt is hooked up.
2389          */
2390         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2391         if (res != NULL) {
2392                 int err;
2393
2394                 err = request_irq(res->start, mv643xx_eth_err_irq,
2395                                   IRQF_SHARED, "mv643xx_eth", msp);
2396                 if (!err) {
2397                         writel(ERR_INT_SMI_DONE, msp->base + ERR_INT_MASK);
2398                         msp->err_interrupt = res->start;
2399                 }
2400         }
2401
2402         /*
2403          * (Re-)program MBUS remapping windows if we are asked to.
2404          */
2405         if (pd != NULL && pd->dram != NULL)
2406                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2407
2408         /*
2409          * Detect hardware parameters.
2410          */
2411         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2412         infer_hw_params(msp);
2413
2414         platform_set_drvdata(pdev, msp);
2415
2416         return 0;
2417
2418 out_free_mii_bus:
2419         mdiobus_free(msp->smi_bus);
2420 out_unmap:
2421         iounmap(msp->base);
2422 out_free:
2423         kfree(msp);
2424 out:
2425         return ret;
2426 }
2427
2428 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2429 {
2430         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2431         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2432
2433         if (pd == NULL || pd->shared_smi == NULL) {
2434                 mdiobus_free(msp->smi_bus);
2435                 mdiobus_unregister(msp->smi_bus);
2436         }
2437         if (msp->err_interrupt != NO_IRQ)
2438                 free_irq(msp->err_interrupt, msp);
2439         iounmap(msp->base);
2440         kfree(msp);
2441
2442         return 0;
2443 }
2444
2445 static struct platform_driver mv643xx_eth_shared_driver = {
2446         .probe          = mv643xx_eth_shared_probe,
2447         .remove         = mv643xx_eth_shared_remove,
2448         .driver = {
2449                 .name   = MV643XX_ETH_SHARED_NAME,
2450                 .owner  = THIS_MODULE,
2451         },
2452 };
2453
2454 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2455 {
2456         int addr_shift = 5 * mp->port_num;
2457         u32 data;
2458
2459         data = rdl(mp, PHY_ADDR);
2460         data &= ~(0x1f << addr_shift);
2461         data |= (phy_addr & 0x1f) << addr_shift;
2462         wrl(mp, PHY_ADDR, data);
2463 }
2464
2465 static int phy_addr_get(struct mv643xx_eth_private *mp)
2466 {
2467         unsigned int data;
2468
2469         data = rdl(mp, PHY_ADDR);
2470
2471         return (data >> (5 * mp->port_num)) & 0x1f;
2472 }
2473
2474 static void set_params(struct mv643xx_eth_private *mp,
2475                        struct mv643xx_eth_platform_data *pd)
2476 {
2477         struct net_device *dev = mp->dev;
2478
2479         if (is_valid_ether_addr(pd->mac_addr))
2480                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2481         else
2482                 uc_addr_get(mp, dev->dev_addr);
2483
2484         mp->default_rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2485         if (pd->rx_queue_size)
2486                 mp->default_rx_ring_size = pd->rx_queue_size;
2487         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2488         mp->rx_desc_sram_size = pd->rx_sram_size;
2489
2490         mp->rxq_count = pd->rx_queue_count ? : 1;
2491
2492         mp->default_tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2493         if (pd->tx_queue_size)
2494                 mp->default_tx_ring_size = pd->tx_queue_size;
2495         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2496         mp->tx_desc_sram_size = pd->tx_sram_size;
2497
2498         mp->txq_count = pd->tx_queue_count ? : 1;
2499 }
2500
2501 static struct phy_device *phy_scan(struct mv643xx_eth_private *mp,
2502                                    int phy_addr)
2503 {
2504         struct mii_bus *bus = mp->shared->smi->smi_bus;
2505         struct phy_device *phydev;
2506         int start;
2507         int num;
2508         int i;
2509
2510         if (phy_addr == MV643XX_ETH_PHY_ADDR_DEFAULT) {
2511                 start = phy_addr_get(mp) & 0x1f;
2512                 num = 32;
2513         } else {
2514                 start = phy_addr & 0x1f;
2515                 num = 1;
2516         }
2517
2518         phydev = NULL;
2519         for (i = 0; i < num; i++) {
2520                 int addr = (start + i) & 0x1f;
2521
2522                 if (bus->phy_map[addr] == NULL)
2523                         mdiobus_scan(bus, addr);
2524
2525                 if (phydev == NULL) {
2526                         phydev = bus->phy_map[addr];
2527                         if (phydev != NULL)
2528                                 phy_addr_set(mp, addr);
2529                 }
2530         }
2531
2532         return phydev;
2533 }
2534
2535 static void phy_init(struct mv643xx_eth_private *mp, int speed, int duplex)
2536 {
2537         struct phy_device *phy = mp->phy;
2538
2539         phy_reset(mp);
2540
2541         phy_attach(mp->dev, phy->dev.bus_id, 0, PHY_INTERFACE_MODE_GMII);
2542
2543         if (speed == 0) {
2544                 phy->autoneg = AUTONEG_ENABLE;
2545                 phy->speed = 0;
2546                 phy->duplex = 0;
2547                 phy->advertising = phy->supported | ADVERTISED_Autoneg;
2548         } else {
2549                 phy->autoneg = AUTONEG_DISABLE;
2550                 phy->advertising = 0;
2551                 phy->speed = speed;
2552                 phy->duplex = duplex;
2553         }
2554         phy_start_aneg(phy);
2555 }
2556
2557 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2558 {
2559         u32 pscr;
2560
2561         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2562         if (pscr & SERIAL_PORT_ENABLE) {
2563                 pscr &= ~SERIAL_PORT_ENABLE;
2564                 wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2565         }
2566
2567         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2568         if (mp->phy == NULL) {
2569                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2570                 if (speed == SPEED_1000)
2571                         pscr |= SET_GMII_SPEED_TO_1000;
2572                 else if (speed == SPEED_100)
2573                         pscr |= SET_MII_SPEED_TO_100;
2574
2575                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2576
2577                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2578                 if (duplex == DUPLEX_FULL)
2579                         pscr |= SET_FULL_DUPLEX_MODE;
2580         }
2581
2582         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2583 }
2584
2585 static int mv643xx_eth_probe(struct platform_device *pdev)
2586 {
2587         struct mv643xx_eth_platform_data *pd;
2588         struct mv643xx_eth_private *mp;
2589         struct net_device *dev;
2590         struct resource *res;
2591         DECLARE_MAC_BUF(mac);
2592         int err;
2593
2594         pd = pdev->dev.platform_data;
2595         if (pd == NULL) {
2596                 dev_printk(KERN_ERR, &pdev->dev,
2597                            "no mv643xx_eth_platform_data\n");
2598                 return -ENODEV;
2599         }
2600
2601         if (pd->shared == NULL) {
2602                 dev_printk(KERN_ERR, &pdev->dev,
2603                            "no mv643xx_eth_platform_data->shared\n");
2604                 return -ENODEV;
2605         }
2606
2607         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
2608         if (!dev)
2609                 return -ENOMEM;
2610
2611         mp = netdev_priv(dev);
2612         platform_set_drvdata(pdev, mp);
2613
2614         mp->shared = platform_get_drvdata(pd->shared);
2615         mp->port_num = pd->port_number;
2616
2617         mp->dev = dev;
2618
2619         set_params(mp, pd);
2620         dev->real_num_tx_queues = mp->txq_count;
2621
2622         if (pd->phy_addr != MV643XX_ETH_PHY_NONE)
2623                 mp->phy = phy_scan(mp, pd->phy_addr);
2624
2625         if (mp->phy != NULL) {
2626                 phy_init(mp, pd->speed, pd->duplex);
2627                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2628         } else {
2629                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops_phyless);
2630         }
2631
2632         init_pscr(mp, pd->speed, pd->duplex);
2633
2634
2635         mib_counters_clear(mp);
2636
2637         init_timer(&mp->mib_counters_timer);
2638         mp->mib_counters_timer.data = (unsigned long)mp;
2639         mp->mib_counters_timer.function = mib_counters_timer_wrapper;
2640         mp->mib_counters_timer.expires = jiffies + 30 * HZ;
2641         add_timer(&mp->mib_counters_timer);
2642
2643         spin_lock_init(&mp->mib_counters_lock);
2644
2645         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2646
2647         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 128);
2648
2649         init_timer(&mp->rx_oom);
2650         mp->rx_oom.data = (unsigned long)mp;
2651         mp->rx_oom.function = oom_timer_wrapper;
2652
2653
2654         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2655         BUG_ON(!res);
2656         dev->irq = res->start;
2657
2658         dev->get_stats = mv643xx_eth_get_stats;
2659         dev->hard_start_xmit = mv643xx_eth_xmit;
2660         dev->open = mv643xx_eth_open;
2661         dev->stop = mv643xx_eth_stop;
2662         dev->set_multicast_list = mv643xx_eth_set_rx_mode;
2663         dev->set_mac_address = mv643xx_eth_set_mac_address;
2664         dev->do_ioctl = mv643xx_eth_ioctl;
2665         dev->change_mtu = mv643xx_eth_change_mtu;
2666         dev->tx_timeout = mv643xx_eth_tx_timeout;
2667 #ifdef CONFIG_NET_POLL_CONTROLLER
2668         dev->poll_controller = mv643xx_eth_netpoll;
2669 #endif
2670         dev->watchdog_timeo = 2 * HZ;
2671         dev->base_addr = 0;
2672
2673         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2674         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2675
2676         SET_NETDEV_DEV(dev, &pdev->dev);
2677
2678         if (mp->shared->win_protect)
2679                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2680
2681         err = register_netdev(dev);
2682         if (err)
2683                 goto out;
2684
2685         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %s\n",
2686                    mp->port_num, print_mac(mac, dev->dev_addr));
2687
2688         if (mp->tx_desc_sram_size > 0)
2689                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2690
2691         return 0;
2692
2693 out:
2694         free_netdev(dev);
2695
2696         return err;
2697 }
2698
2699 static int mv643xx_eth_remove(struct platform_device *pdev)
2700 {
2701         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2702
2703         unregister_netdev(mp->dev);
2704         if (mp->phy != NULL)
2705                 phy_detach(mp->phy);
2706         flush_scheduled_work();
2707         free_netdev(mp->dev);
2708
2709         platform_set_drvdata(pdev, NULL);
2710
2711         return 0;
2712 }
2713
2714 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2715 {
2716         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2717
2718         /* Mask all interrupts on ethernet port */
2719         wrl(mp, INT_MASK(mp->port_num), 0);
2720         rdl(mp, INT_MASK(mp->port_num));
2721
2722         if (netif_running(mp->dev))
2723                 port_reset(mp);
2724 }
2725
2726 static struct platform_driver mv643xx_eth_driver = {
2727         .probe          = mv643xx_eth_probe,
2728         .remove         = mv643xx_eth_remove,
2729         .shutdown       = mv643xx_eth_shutdown,
2730         .driver = {
2731                 .name   = MV643XX_ETH_NAME,
2732                 .owner  = THIS_MODULE,
2733         },
2734 };
2735
2736 static int __init mv643xx_eth_init_module(void)
2737 {
2738         int rc;
2739
2740         rc = platform_driver_register(&mv643xx_eth_shared_driver);
2741         if (!rc) {
2742                 rc = platform_driver_register(&mv643xx_eth_driver);
2743                 if (rc)
2744                         platform_driver_unregister(&mv643xx_eth_shared_driver);
2745         }
2746
2747         return rc;
2748 }
2749 module_init(mv643xx_eth_init_module);
2750
2751 static void __exit mv643xx_eth_cleanup_module(void)
2752 {
2753         platform_driver_unregister(&mv643xx_eth_driver);
2754         platform_driver_unregister(&mv643xx_eth_shared_driver);
2755 }
2756 module_exit(mv643xx_eth_cleanup_module);
2757
2758 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
2759               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
2760 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
2761 MODULE_LICENSE("GPL");
2762 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
2763 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);