drivers/net/sfc/siena.c

   1 /****************************************************************************
   2  * Driver for Solarflare Solarstorm network controllers and boards
   3  * Copyright 2005-2006 Fen Systems Ltd.
   4  * Copyright 2006-2009 Solarflare Communications Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation, incorporated herein by reference.
   9  */
  10
  11 #include <linux/bitops.h>
  12 #include <linux/delay.h>
  13 #include <linux/pci.h>
  14 #include <linux/module.h>
  15 #include <linux/slab.h>
  16 #include <linux/random.h>
  17 #include "net_driver.h"
  18 #include "bitfield.h"
  19 #include "efx.h"
  20 #include "nic.h"
  21 #include "mac.h"
  22 #include "spi.h"
  23 #include "regs.h"
  24 #include "io.h"
  25 #include "phy.h"
  26 #include "workarounds.h"
  27 #include "mcdi.h"
  28 #include "mcdi_pcol.h"
  29
  30 /* Hardware control for SFC9000 family including SFL9021 (aka Siena). */
  31
  32 static void siena_init_wol(struct efx_nic *efx);
  33
  34
  35 static void siena_push_irq_moderation(struct efx_channel *channel)
  36 {
  37         efx_dword_t timer_cmd;
  38
  39         if (channel->irq_moderation)
  40                 EFX_POPULATE_DWORD_2(timer_cmd,
  41                                      FRF_CZ_TC_TIMER_MODE,
  42                                      FFE_CZ_TIMER_MODE_INT_HLDOFF,
  43                                      FRF_CZ_TC_TIMER_VAL,
  44                                      channel->irq_moderation - 1);
  45         else
  46                 EFX_POPULATE_DWORD_2(timer_cmd,
  47                                      FRF_CZ_TC_TIMER_MODE,
  48                                      FFE_CZ_TIMER_MODE_DIS,
  49                                      FRF_CZ_TC_TIMER_VAL, 0);
  50         efx_writed_page_locked(channel->efx, &timer_cmd, FR_BZ_TIMER_COMMAND_P0,
  51                                channel->channel);
  52 }
  53
  54 static void siena_push_multicast_hash(struct efx_nic *efx)
  55 {
  56         WARN_ON(!mutex_is_locked(&efx->mac_lock));
  57
  58         efx_mcdi_rpc(efx, MC_CMD_SET_MCAST_HASH,
  59                      efx->multicast_hash.byte, sizeof(efx->multicast_hash),
  60                      NULL, 0, NULL);
  61 }
  62
  63 static int siena_mdio_write(struct net_device *net_dev,
  64                             int prtad, int devad, u16 addr, u16 value)
  65 {
  66         struct efx_nic *efx = netdev_priv(net_dev);
  67         uint32_t status;
  68         int rc;
  69
  70         rc = efx_mcdi_mdio_write(efx, efx->mdio_bus, prtad, devad,
  71                                  addr, value, &status);
  72         if (rc)
  73                 return rc;
  74         if (status != MC_CMD_MDIO_STATUS_GOOD)
  75                 return -EIO;
  76
  77         return 0;
  78 }
  79
  80 static int siena_mdio_read(struct net_device *net_dev,
  81                            int prtad, int devad, u16 addr)
  82 {
  83         struct efx_nic *efx = netdev_priv(net_dev);
  84         uint16_t value;
  85         uint32_t status;
  86         int rc;
  87
  88         rc = efx_mcdi_mdio_read(efx, efx->mdio_bus, prtad, devad,
  89                                 addr, &value, &status);
  90         if (rc)
  91                 return rc;
  92         if (status != MC_CMD_MDIO_STATUS_GOOD)
  93                 return -EIO;
  94
  95         return (int)value;
  96 }
  97
  98 /* This call is responsible for hooking in the MAC and PHY operations */
  99 static int siena_probe_port(struct efx_nic *efx)
 100 {
 101         int rc;
 102
 103         /* Hook in PHY operations table */
 104         efx->phy_op = &efx_mcdi_phy_ops;
 105
 106         /* Set up MDIO structure for PHY */
 107         efx->mdio.mode_support = MDIO_SUPPORTS_C45 | MDIO_EMULATE_C22;
 108         efx->mdio.mdio_read = siena_mdio_read;
 109         efx->mdio.mdio_write = siena_mdio_write;
 110
 111         /* Fill out MDIO structure, loopback modes, and initial link state */
 112         rc = efx->phy_op->probe(efx);
 113         if (rc != 0)
 114                 return rc;
 115
 116         /* Allocate buffer for stats */
 117         rc = efx_nic_alloc_buffer(efx, &efx->stats_buffer,
 118                                   MC_CMD_MAC_NSTATS * sizeof(u64));
 119         if (rc)
 120                 return rc;
 121         netif_dbg(efx, probe, efx->net_dev,
 122                   "stats buffer at %llx (virt %p phys %llx)\n",
 123                   (u64)efx->stats_buffer.dma_addr,
 124                   efx->stats_buffer.addr,
 125                   (u64)virt_to_phys(efx->stats_buffer.addr));
 126
 127         efx_mcdi_mac_stats(efx, efx->stats_buffer.dma_addr, 0, 0, 1);
 128
 129         return 0;
 130 }
 131
 132 void siena_remove_port(struct efx_nic *efx)
 133 {
 134         efx->phy_op->remove(efx);
 135         efx_nic_free_buffer(efx, &efx->stats_buffer);
 136 }
 137
 138 static const struct efx_nic_register_test siena_register_tests[] = {
 139         { FR_AZ_ADR_REGION,
 140           EFX_OWORD32(0x0003FFFF, 0x0003FFFF, 0x0003FFFF, 0x0003FFFF) },
 141         { FR_CZ_USR_EV_CFG,
 142           EFX_OWORD32(0x000103FF, 0x00000000, 0x00000000, 0x00000000) },
 143         { FR_AZ_RX_CFG,
 144           EFX_OWORD32(0xFFFFFFFE, 0xFFFFFFFF, 0x0003FFFF, 0x00000000) },
 145         { FR_AZ_TX_CFG,
 146           EFX_OWORD32(0x7FFF0037, 0xFFFF8000, 0xFFFFFFFF, 0x03FFFFFF) },
 147         { FR_AZ_TX_RESERVED,
 148           EFX_OWORD32(0xFFFEFE80, 0x1FFFFFFF, 0x020000FE, 0x007FFFFF) },
 149         { FR_AZ_SRM_TX_DC_CFG,
 150           EFX_OWORD32(0x001FFFFF, 0x00000000, 0x00000000, 0x00000000) },
 151         { FR_AZ_RX_DC_CFG,
 152           EFX_OWORD32(0x00000003, 0x00000000, 0x00000000, 0x00000000) },
 153         { FR_AZ_RX_DC_PF_WM,
 154           EFX_OWORD32(0x000003FF, 0x00000000, 0x00000000, 0x00000000) },
 155         { FR_BZ_DP_CTRL,
 156           EFX_OWORD32(0x00000FFF, 0x00000000, 0x00000000, 0x00000000) },
 157         { FR_BZ_RX_RSS_TKEY,
 158           EFX_OWORD32(0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF) },
 159         { FR_CZ_RX_RSS_IPV6_REG1,
 160           EFX_OWORD32(0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF) },
 161         { FR_CZ_RX_RSS_IPV6_REG2,
 162           EFX_OWORD32(0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF) },
 163         { FR_CZ_RX_RSS_IPV6_REG3,
 164           EFX_OWORD32(0xFFFFFFFF, 0xFFFFFFFF, 0x00000007, 0x00000000) },
 165 };
 166
 167 static int siena_test_registers(struct efx_nic *efx)
 168 {
 169         return efx_nic_test_registers(efx, siena_register_tests,
 170                                       ARRAY_SIZE(siena_register_tests));
 171 }
 172
 173 /**************************************************************************
 174  *
 175  * Device reset
 176  *
 177  **************************************************************************
 178  */
 179
 180 static int siena_reset_hw(struct efx_nic *efx, enum reset_type method)
 181 {
 182         int rc;
 183
 184         /* Recover from a failed assertion pre-reset */
 185         rc = efx_mcdi_handle_assertion(efx);
 186         if (rc)
 187                 return rc;
 188
 189         if (method == RESET_TYPE_WORLD)
 190                 return efx_mcdi_reset_mc(efx);
 191         else
 192                 return efx_mcdi_reset_port(efx);
 193 }
 194
 195 static int siena_probe_nvconfig(struct efx_nic *efx)
 196 {
 197         int rc;
 198
 199         rc = efx_mcdi_get_board_cfg(efx, efx->mac_address, NULL);
 200         if (rc)
 201                 return rc;
 202
 203         return 0;
 204 }
 205
 206 static int siena_probe_nic(struct efx_nic *efx)
 207 {
 208         struct siena_nic_data *nic_data;
 209         bool already_attached = 0;
 210         efx_oword_t reg;
 211         int rc;
 212
 213         /* Allocate storage for hardware specific data */
 214         nic_data = kzalloc(sizeof(struct siena_nic_data), GFP_KERNEL);
 215         if (!nic_data)
 216                 return -ENOMEM;
 217         efx->nic_data = nic_data;
 218
 219         if (efx_nic_fpga_ver(efx) != 0) {
 220                 netif_err(efx, probe, efx->net_dev,
 221                           "Siena FPGA not supported\n");
 222                 rc = -ENODEV;
 223                 goto fail1;
 224         }
 225
 226         efx_reado(efx, &reg, FR_AZ_CS_DEBUG);
 227         efx->net_dev->dev_id = EFX_OWORD_FIELD(reg, FRF_CZ_CS_PORT_NUM) - 1;
 228
 229         efx_mcdi_init(efx);
 230
 231         /* Recover from a failed assertion before probing */
 232         rc = efx_mcdi_handle_assertion(efx);
 233         if (rc)
 234                 goto fail1;
 235
 236         rc = efx_mcdi_fwver(efx, &nic_data->fw_version, &nic_data->fw_build);
 237         if (rc) {
 238                 netif_err(efx, probe, efx->net_dev,
 239                           "Failed to read MCPU firmware version - rc %d\n", rc);
 240                 goto fail1; /* MCPU absent? */
 241         }
 242
 243         /* Let the BMC know that the driver is now in charge of link and
 244          * filter settings. We must do this before we reset the NIC */
 245         rc = efx_mcdi_drv_attach(efx, true, &already_attached);
 246         if (rc) {
 247                 netif_err(efx, probe, efx->net_dev,
 248                           "Unable to register driver with MCPU\n");
 249                 goto fail2;
 250         }
 251         if (already_attached)
 252                 /* Not a fatal error */
 253                 netif_err(efx, probe, efx->net_dev,
 254                           "Host already registered with MCPU\n");
 255
 256         /* Now we can reset the NIC */
 257         rc = siena_reset_hw(efx, RESET_TYPE_ALL);
 258         if (rc) {
 259                 netif_err(efx, probe, efx->net_dev, "failed to reset NIC\n");
 260                 goto fail3;
 261         }
 262
 263         siena_init_wol(efx);
 264
 265         /* Allocate memory for INT_KER */
 266         rc = efx_nic_alloc_buffer(efx, &efx->irq_status, sizeof(efx_oword_t));
 267         if (rc)
 268                 goto fail4;
 269         BUG_ON(efx->irq_status.dma_addr & 0x0f);
 270
 271         netif_dbg(efx, probe, efx->net_dev,
 272                   "INT_KER at %llx (virt %p phys %llx)\n",
 273                   (unsigned long long)efx->irq_status.dma_addr,
 274                   efx->irq_status.addr,
 275                   (unsigned long long)virt_to_phys(efx->irq_status.addr));
 276
 277         /* Read in the non-volatile configuration */
 278         rc = siena_probe_nvconfig(efx);
 279         if (rc == -EINVAL) {
 280                 netif_err(efx, probe, efx->net_dev,
 281                           "NVRAM is invalid therefore using defaults\n");
 282                 efx->phy_type = PHY_TYPE_NONE;
 283                 efx->mdio.prtad = MDIO_PRTAD_NONE;
 284         } else if (rc) {
 285                 goto fail5;
 286         }
 287
 288         get_random_bytes(&nic_data->ipv6_rss_key,
 289                          sizeof(nic_data->ipv6_rss_key));
 290
 291         return 0;
 292
 293 fail5:
 294         efx_nic_free_buffer(efx, &efx->irq_status);
 295 fail4:
 296 fail3:
 297         efx_mcdi_drv_attach(efx, false, NULL);
 298 fail2:
 299 fail1:
 300         kfree(efx->nic_data);
 301         return rc;
 302 }
 303
 304 /* This call performs hardware-specific global initialisation, such as
 305  * defining the descriptor cache sizes and number of RSS channels.
 306  * It does not set up any buffers, descriptor rings or event queues.
 307  */
 308 static int siena_init_nic(struct efx_nic *efx)
 309 {
 310         struct siena_nic_data *nic_data = efx->nic_data;
 311         efx_oword_t temp;
 312         int rc;
 313
 314         /* Recover from a failed assertion post-reset */
 315         rc = efx_mcdi_handle_assertion(efx);
 316         if (rc)
 317                 return rc;
 318
 319         /* Squash TX of packets of 16 bytes or less */
 320         efx_reado(efx, &temp, FR_AZ_TX_RESERVED);
 321         EFX_SET_OWORD_FIELD(temp, FRF_BZ_TX_FLUSH_MIN_LEN_EN, 1);
 322         efx_writeo(efx, &temp, FR_AZ_TX_RESERVED);
 323
 324         /* Do not enable TX_NO_EOP_DISC_EN, since it limits packets to 16
 325          * descriptors (which is bad).
 326          */
 327         efx_reado(efx, &temp, FR_AZ_TX_CFG);
 328         EFX_SET_OWORD_FIELD(temp, FRF_AZ_TX_NO_EOP_DISC_EN, 0);
 329         EFX_SET_OWORD_FIELD(temp, FRF_CZ_TX_FILTER_EN_BIT, 1);
 330         efx_writeo(efx, &temp, FR_AZ_TX_CFG);
 331
 332         efx_reado(efx, &temp, FR_AZ_RX_CFG);
 333         EFX_SET_OWORD_FIELD(temp, FRF_BZ_RX_DESC_PUSH_EN, 0);
 334         EFX_SET_OWORD_FIELD(temp, FRF_BZ_RX_HASH_INSRT_HDR, 1);
 335         EFX_SET_OWORD_FIELD(temp, FRF_BZ_RX_INGR_EN, 1);
 336         efx_writeo(efx, &temp, FR_AZ_RX_CFG);
 337
 338         /* Enable IPv6 RSS */
 339         BUILD_BUG_ON(sizeof(nic_data->ipv6_rss_key) !=
 340                      2 * sizeof(temp) + FRF_CZ_RX_RSS_IPV6_TKEY_HI_WIDTH / 8 ||
 341                      FRF_CZ_RX_RSS_IPV6_TKEY_HI_LBN != 0);
 342         memcpy(&temp, nic_data->ipv6_rss_key, sizeof(temp));
 343         efx_writeo(efx, &temp, FR_CZ_RX_RSS_IPV6_REG1);
 344         memcpy(&temp, nic_data->ipv6_rss_key + sizeof(temp), sizeof(temp));
 345         efx_writeo(efx, &temp, FR_CZ_RX_RSS_IPV6_REG2);
 346         EFX_POPULATE_OWORD_2(temp, FRF_CZ_RX_RSS_IPV6_THASH_ENABLE, 1,
 347                              FRF_CZ_RX_RSS_IPV6_IP_THASH_ENABLE, 1);
 348         memcpy(&temp, nic_data->ipv6_rss_key + 2 * sizeof(temp),
 349                FRF_CZ_RX_RSS_IPV6_TKEY_HI_WIDTH / 8);
 350         efx_writeo(efx, &temp, FR_CZ_RX_RSS_IPV6_REG3);
 351
 352         if (efx_nic_rx_xoff_thresh >= 0 || efx_nic_rx_xon_thresh >= 0)
 353                 /* No MCDI operation has been defined to set thresholds */
 354                 netif_err(efx, hw, efx->net_dev,
 355                           "ignoring RX flow control thresholds\n");
 356
 357         /* Enable event logging */
 358         rc = efx_mcdi_log_ctrl(efx, true, false, 0);
 359         if (rc)
 360                 return rc;
 361
 362         /* Set destination of both TX and RX Flush events */
 363         EFX_POPULATE_OWORD_1(temp, FRF_BZ_FLS_EVQ_ID, 0);
 364         efx_writeo(efx, &temp, FR_BZ_DP_CTRL);
 365
 366         EFX_POPULATE_OWORD_1(temp, FRF_CZ_USREV_DIS, 1);
 367         efx_writeo(efx, &temp, FR_CZ_USR_EV_CFG);
 368
 369         efx_nic_init_common(efx);
 370         return 0;
 371 }
 372
 373 static void siena_remove_nic(struct efx_nic *efx)
 374 {
 375         efx_nic_free_buffer(efx, &efx->irq_status);
 376
 377         siena_reset_hw(efx, RESET_TYPE_ALL);
 378
 379         /* Relinquish the device back to the BMC */
 380         if (efx_nic_has_mc(efx))
 381                 efx_mcdi_drv_attach(efx, false, NULL);
 382
 383         /* Tear down the private nic state */
 384         kfree(efx->nic_data);
 385         efx->nic_data = NULL;
 386 }
 387
 388 #define STATS_GENERATION_INVALID ((u64)(-1))
 389
 390 static int siena_try_update_nic_stats(struct efx_nic *efx)
 391 {
 392         u64 *dma_stats;
 393         struct efx_mac_stats *mac_stats;
 394         u64 generation_start;
 395         u64 generation_end;
 396
 397         mac_stats = &efx->mac_stats;
 398         dma_stats = (u64 *)efx->stats_buffer.addr;
 399
 400         generation_end = dma_stats[MC_CMD_MAC_GENERATION_END];
 401         if (generation_end == STATS_GENERATION_INVALID)
 402                 return 0;
 403         rmb();
 404
 405 #define MAC_STAT(M, D) \
 406         mac_stats->M = dma_stats[MC_CMD_MAC_ ## D]
 407
 408         MAC_STAT(tx_bytes, TX_BYTES);
 409         MAC_STAT(tx_bad_bytes, TX_BAD_BYTES);
 410         mac_stats->tx_good_bytes = (mac_stats->tx_bytes -
 411                                     mac_stats->tx_bad_bytes);
 412         MAC_STAT(tx_packets, TX_PKTS);
 413         MAC_STAT(tx_bad, TX_BAD_FCS_PKTS);
 414         MAC_STAT(tx_pause, TX_PAUSE_PKTS);
 415         MAC_STAT(tx_control, TX_CONTROL_PKTS);
 416         MAC_STAT(tx_unicast, TX_UNICAST_PKTS);
 417         MAC_STAT(tx_multicast, TX_MULTICAST_PKTS);
 418         MAC_STAT(tx_broadcast, TX_BROADCAST_PKTS);
 419         MAC_STAT(tx_lt64, TX_LT64_PKTS);
 420         MAC_STAT(tx_64, TX_64_PKTS);
 421         MAC_STAT(tx_65_to_127, TX_65_TO_127_PKTS);
 422         MAC_STAT(tx_128_to_255, TX_128_TO_255_PKTS);
 423         MAC_STAT(tx_256_to_511, TX_256_TO_511_PKTS);
 424         MAC_STAT(tx_512_to_1023, TX_512_TO_1023_PKTS);
 425         MAC_STAT(tx_1024_to_15xx, TX_1024_TO_15XX_PKTS);
 426         MAC_STAT(tx_15xx_to_jumbo, TX_15XX_TO_JUMBO_PKTS);
 427         MAC_STAT(tx_gtjumbo, TX_GTJUMBO_PKTS);
 428         mac_stats->tx_collision = 0;
 429         MAC_STAT(tx_single_collision, TX_SINGLE_COLLISION_PKTS);
 430         MAC_STAT(tx_multiple_collision, TX_MULTIPLE_COLLISION_PKTS);
 431         MAC_STAT(tx_excessive_collision, TX_EXCESSIVE_COLLISION_PKTS);
 432         MAC_STAT(tx_deferred, TX_DEFERRED_PKTS);
 433         MAC_STAT(tx_late_collision, TX_LATE_COLLISION_PKTS);
 434         mac_stats->tx_collision = (mac_stats->tx_single_collision +
 435                                    mac_stats->tx_multiple_collision +
 436                                    mac_stats->tx_excessive_collision +
 437                                    mac_stats->tx_late_collision);
 438         MAC_STAT(tx_excessive_deferred, TX_EXCESSIVE_DEFERRED_PKTS);
 439         MAC_STAT(tx_non_tcpudp, TX_NON_TCPUDP_PKTS);
 440         MAC_STAT(tx_mac_src_error, TX_MAC_SRC_ERR_PKTS);
 441         MAC_STAT(tx_ip_src_error, TX_IP_SRC_ERR_PKTS);
 442         MAC_STAT(rx_bytes, RX_BYTES);
 443         MAC_STAT(rx_bad_bytes, RX_BAD_BYTES);
 444         mac_stats->rx_good_bytes = (mac_stats->rx_bytes -
 445                                     mac_stats->rx_bad_bytes);
 446         MAC_STAT(rx_packets, RX_PKTS);
 447         MAC_STAT(rx_good, RX_GOOD_PKTS);
 448         mac_stats->rx_bad = mac_stats->rx_packets - mac_stats->rx_good;
 449         MAC_STAT(rx_pause, RX_PAUSE_PKTS);
 450         MAC_STAT(rx_control, RX_CONTROL_PKTS);
 451         MAC_STAT(rx_unicast, RX_UNICAST_PKTS);
 452         MAC_STAT(rx_multicast, RX_MULTICAST_PKTS);
 453         MAC_STAT(rx_broadcast, RX_BROADCAST_PKTS);
 454         MAC_STAT(rx_lt64, RX_UNDERSIZE_PKTS);
 455         MAC_STAT(rx_64, RX_64_PKTS);
 456         MAC_STAT(rx_65_to_127, RX_65_TO_127_PKTS);
 457         MAC_STAT(rx_128_to_255, RX_128_TO_255_PKTS);
 458         MAC_STAT(rx_256_to_511, RX_256_TO_511_PKTS);
 459         MAC_STAT(rx_512_to_1023, RX_512_TO_1023_PKTS);
 460         MAC_STAT(rx_1024_to_15xx, RX_1024_TO_15XX_PKTS);
 461         MAC_STAT(rx_15xx_to_jumbo, RX_15XX_TO_JUMBO_PKTS);
 462         MAC_STAT(rx_gtjumbo, RX_GTJUMBO_PKTS);
 463         mac_stats->rx_bad_lt64 = 0;
 464         mac_stats->rx_bad_64_to_15xx = 0;
 465         mac_stats->rx_bad_15xx_to_jumbo = 0;
 466         MAC_STAT(rx_bad_gtjumbo, RX_JABBER_PKTS);
 467         MAC_STAT(rx_overflow, RX_OVERFLOW_PKTS);
 468         mac_stats->rx_missed = 0;
 469         MAC_STAT(rx_false_carrier, RX_FALSE_CARRIER_PKTS);
 470         MAC_STAT(rx_symbol_error, RX_SYMBOL_ERROR_PKTS);
 471         MAC_STAT(rx_align_error, RX_ALIGN_ERROR_PKTS);
 472         MAC_STAT(rx_length_error, RX_LENGTH_ERROR_PKTS);
 473         MAC_STAT(rx_internal_error, RX_INTERNAL_ERROR_PKTS);
 474         mac_stats->rx_good_lt64 = 0;
 475
 476         efx->n_rx_nodesc_drop_cnt = dma_stats[MC_CMD_MAC_RX_NODESC_DROPS];
 477
 478 #undef MAC_STAT
 479
 480         rmb();
 481         generation_start = dma_stats[MC_CMD_MAC_GENERATION_START];
 482         if (generation_end != generation_start)
 483                 return -EAGAIN;
 484
 485         return 0;
 486 }
 487
 488 static void siena_update_nic_stats(struct efx_nic *efx)
 489 {
 490         int retry;
 491
 492         /* If we're unlucky enough to read statistics wduring the DMA, wait
 493          * up to 10ms for it to finish (typically takes <500us) */
 494         for (retry = 0; retry < 100; ++retry) {
 495                 if (siena_try_update_nic_stats(efx) == 0)
 496                         return;
 497                 udelay(100);
 498         }
 499
 500         /* Use the old values instead */
 501 }
 502
 503 static void siena_start_nic_stats(struct efx_nic *efx)
 504 {
 505         u64 *dma_stats = (u64 *)efx->stats_buffer.addr;
 506
 507         dma_stats[MC_CMD_MAC_GENERATION_END] = STATS_GENERATION_INVALID;
 508
 509         efx_mcdi_mac_stats(efx, efx->stats_buffer.dma_addr,
 510                            MC_CMD_MAC_NSTATS * sizeof(u64), 1, 0);
 511 }
 512
 513 static void siena_stop_nic_stats(struct efx_nic *efx)
 514 {
 515         efx_mcdi_mac_stats(efx, efx->stats_buffer.dma_addr, 0, 0, 0);
 516 }
 517
 518 void siena_print_fwver(struct efx_nic *efx, char *buf, size_t len)
 519 {
 520         struct siena_nic_data *nic_data = efx->nic_data;
 521         snprintf(buf, len, "%u.%u.%u.%u",
 522                  (unsigned int)(nic_data->fw_version >> 48),
 523                  (unsigned int)(nic_data->fw_version >> 32 & 0xffff),
 524                  (unsigned int)(nic_data->fw_version >> 16 & 0xffff),
 525                  (unsigned int)(nic_data->fw_version & 0xffff));
 526 }
 527
 528 /**************************************************************************
 529  *
 530  * Wake on LAN
 531  *
 532  **************************************************************************
 533  */
 534
 535 static void siena_get_wol(struct efx_nic *efx, struct ethtool_wolinfo *wol)
 536 {
 537         struct siena_nic_data *nic_data = efx->nic_data;
 538
 539         wol->supported = WAKE_MAGIC;
 540         if (nic_data->wol_filter_id != -1)
 541                 wol->wolopts = WAKE_MAGIC;
 542         else
 543                 wol->wolopts = 0;
 544         memset(&wol->sopass, 0, sizeof(wol->sopass));
 545 }
 546
 547
 548 static int siena_set_wol(struct efx_nic *efx, u32 type)
 549 {
 550         struct siena_nic_data *nic_data = efx->nic_data;
 551         int rc;
 552
 553         if (type & ~WAKE_MAGIC)
 554                 return -EINVAL;
 555
 556         if (type & WAKE_MAGIC) {
 557                 if (nic_data->wol_filter_id != -1)
 558                         efx_mcdi_wol_filter_remove(efx,
 559                                                    nic_data->wol_filter_id);
 560                 rc = efx_mcdi_wol_filter_set_magic(efx, efx->mac_address,
 561                                                    &nic_data->wol_filter_id);
 562                 if (rc)
 563                         goto fail;
 564
 565                 pci_wake_from_d3(efx->pci_dev, true);
 566         } else {
 567                 rc = efx_mcdi_wol_filter_reset(efx);
 568                 nic_data->wol_filter_id = -1;
 569                 pci_wake_from_d3(efx->pci_dev, false);
 570                 if (rc)
 571                         goto fail;
 572         }
 573
 574         return 0;
 575  fail:
 576         netif_err(efx, hw, efx->net_dev, "%s failed: type=%d rc=%d\n",
 577                   __func__, type, rc);
 578         return rc;
 579 }
 580
 581
 582 static void siena_init_wol(struct efx_nic *efx)
 583 {
 584         struct siena_nic_data *nic_data = efx->nic_data;
 585         int rc;
 586
 587         rc = efx_mcdi_wol_filter_get_magic(efx, &nic_data->wol_filter_id);
 588
 589         if (rc != 0) {
 590                 /* If it failed, attempt to get into a synchronised
 591                  * state with MC by resetting any set WoL filters */
 592                 efx_mcdi_wol_filter_reset(efx);
 593                 nic_data->wol_filter_id = -1;
 594         } else if (nic_data->wol_filter_id != -1) {
 595                 pci_wake_from_d3(efx->pci_dev, true);
 596         }
 597 }
 598
 599
 600 /**************************************************************************
 601  *
 602  * Revision-dependent attributes used by efx.c and nic.c
 603  *
 604  **************************************************************************
 605  */
 606
 607 struct efx_nic_type siena_a0_nic_type = {
 608         .probe = siena_probe_nic,
 609         .remove = siena_remove_nic,
 610         .init = siena_init_nic,
 611         .fini = efx_port_dummy_op_void,
 612         .monitor = NULL,
 613         .reset = siena_reset_hw,
 614         .probe_port = siena_probe_port,
 615         .remove_port = siena_remove_port,
 616         .prepare_flush = efx_port_dummy_op_void,
 617         .update_stats = siena_update_nic_stats,
 618         .start_stats = siena_start_nic_stats,
 619         .stop_stats = siena_stop_nic_stats,
 620         .set_id_led = efx_mcdi_set_id_led,
 621         .push_irq_moderation = siena_push_irq_moderation,
 622         .push_multicast_hash = siena_push_multicast_hash,
 623         .reconfigure_port = efx_mcdi_phy_reconfigure,
 624         .get_wol = siena_get_wol,
 625         .set_wol = siena_set_wol,
 626         .resume_wol = siena_init_wol,
 627         .test_registers = siena_test_registers,
 628         .test_nvram = efx_mcdi_nvram_test_all,
 629         .default_mac_ops = &efx_mcdi_mac_operations,
 630
 631         .revision = EFX_REV_SIENA_A0,
 632         .mem_map_size = (FR_CZ_MC_TREG_SMEM +
 633                          FR_CZ_MC_TREG_SMEM_STEP * FR_CZ_MC_TREG_SMEM_ROWS),
 634         .txd_ptr_tbl_base = FR_BZ_TX_DESC_PTR_TBL,
 635         .rxd_ptr_tbl_base = FR_BZ_RX_DESC_PTR_TBL,
 636         .buf_tbl_base = FR_BZ_BUF_FULL_TBL,
 637         .evq_ptr_tbl_base = FR_BZ_EVQ_PTR_TBL,
 638         .evq_rptr_tbl_base = FR_BZ_EVQ_RPTR,
 639         .max_dma_mask = DMA_BIT_MASK(FSF_AZ_TX_KER_BUF_ADDR_WIDTH),
 640         .rx_buffer_hash_size = 0x10,
 641         .rx_buffer_padding = 0,
 642         .max_interrupt_mode = EFX_INT_MODE_MSIX,
 643         .phys_addr_channels = 32, /* Hardware limit is 64, but the legacy
 644                                    * interrupt handler only supports 32
 645                                    * channels */
 646         .tx_dc_base = 0x88000,
 647         .rx_dc_base = 0x68000,
 648         .offload_features = (NETIF_F_IP_CSUM | NETIF_F_IPV6_CSUM |
 649                              NETIF_F_RXHASH),
 650         .reset_world_flags = ETH_RESET_MGMT << ETH_RESET_SHARED_SHIFT,
 651 };