drivers/net/fec.c

   1 /*
   2  * Fast Ethernet Controller (FEC) driver for Motorola MPC8xx.
   3  * Copyright (c) 1997 Dan Malek (dmalek@jlc.net)
   4  *
   5  * Right now, I am very wasteful with the buffers.  I allocate memory
   6  * pages and then divide them into 2K frame buffers.  This way I know I
   7  * have buffers large enough to hold one frame within one buffer descriptor.
   8  * Once I get this working, I will use 64 or 128 byte CPM buffers, which
   9  * will be much more memory efficient and will easily handle lots of
  10  * small packets.
  11  *
  12  * Much better multiple PHY support by Magnus Damm.
  13  * Copyright (c) 2000 Ericsson Radio Systems AB.
  14  *
  15  * Support for FEC controller of ColdFire processors.
  16  * Copyright (c) 2001-2005 Greg Ungerer (gerg@snapgear.com)
  17  *
  18  * Bug fixes and cleanup by Philippe De Muyter (phdm@macqel.be)
  19  * Copyright (c) 2004-2006 Macq Electronique SA.
  20  */
  21
  22 #include <linux/module.h>
  23 #include <linux/kernel.h>
  24 #include <linux/string.h>
  25 #include <linux/ptrace.h>
  26 #include <linux/errno.h>
  27 #include <linux/ioport.h>
  28 #include <linux/slab.h>
  29 #include <linux/interrupt.h>
  30 #include <linux/pci.h>
  31 #include <linux/init.h>
  32 #include <linux/delay.h>
  33 #include <linux/netdevice.h>
  34 #include <linux/etherdevice.h>
  35 #include <linux/skbuff.h>
  36 #include <linux/spinlock.h>
  37 #include <linux/workqueue.h>
  38 #include <linux/bitops.h>
  39 #include <linux/io.h>
  40 #include <linux/irq.h>
  41 #include <linux/clk.h>
  42 #include <linux/platform_device.h>
  43
  44 #include <asm/cacheflush.h>
  45
  46 #ifndef CONFIG_ARCH_MXC
  47 #include <asm/coldfire.h>
  48 #include <asm/mcfsim.h>
  49 #endif
  50
  51 #include "fec.h"
  52
  53 #ifdef CONFIG_ARCH_MXC
  54 #include <mach/hardware.h>
  55 #define FEC_ALIGNMENT   0xf
  56 #else
  57 #define FEC_ALIGNMENT   0x3
  58 #endif
  59
  60 /*
  61  * Define the fixed address of the FEC hardware.
  62  */
  63 #if defined(CONFIG_M5272)
  64 #define HAVE_mii_link_interrupt
  65
  66 static unsigned char    fec_mac_default[] = {
  67         0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  68 };
  69
  70 /*
  71  * Some hardware gets it MAC address out of local flash memory.
  72  * if this is non-zero then assume it is the address to get MAC from.
  73  */
  74 #if defined(CONFIG_NETtel)
  75 #define FEC_FLASHMAC    0xf0006006
  76 #elif defined(CONFIG_GILBARCONAP) || defined(CONFIG_SCALES)
  77 #define FEC_FLASHMAC    0xf0006000
  78 #elif defined(CONFIG_CANCam)
  79 #define FEC_FLASHMAC    0xf0020000
  80 #elif defined (CONFIG_M5272C3)
  81 #define FEC_FLASHMAC    (0xffe04000 + 4)
  82 #elif defined(CONFIG_MOD5272)
  83 #define FEC_FLASHMAC    0xffc0406b
  84 #else
  85 #define FEC_FLASHMAC    0
  86 #endif
  87 #endif /* CONFIG_M5272 */
  88
  89 /* Forward declarations of some structures to support different PHYs */
  90
  91 typedef struct {
  92         uint mii_data;
  93         void (*funct)(uint mii_reg, struct net_device *dev);
  94 } phy_cmd_t;
  95
  96 typedef struct {
  97         uint id;
  98         char *name;
  99
 100         const phy_cmd_t *config;
 101         const phy_cmd_t *startup;
 102         const phy_cmd_t *ack_int;
 103         const phy_cmd_t *shutdown;
 104 } phy_info_t;
 105
 106 /* The number of Tx and Rx buffers.  These are allocated from the page
 107  * pool.  The code may assume these are power of two, so it it best
 108  * to keep them that size.
 109  * We don't need to allocate pages for the transmitter.  We just use
 110  * the skbuffer directly.
 111  */
 112 #define FEC_ENET_RX_PAGES       8
 113 #define FEC_ENET_RX_FRSIZE      2048
 114 #define FEC_ENET_RX_FRPPG       (PAGE_SIZE / FEC_ENET_RX_FRSIZE)
 115 #define RX_RING_SIZE            (FEC_ENET_RX_FRPPG * FEC_ENET_RX_PAGES)
 116 #define FEC_ENET_TX_FRSIZE      2048
 117 #define FEC_ENET_TX_FRPPG       (PAGE_SIZE / FEC_ENET_TX_FRSIZE)
 118 #define TX_RING_SIZE            16      /* Must be power of two */
 119 #define TX_RING_MOD_MASK        15      /*   for this to work */
 120
 121 #if (((RX_RING_SIZE + TX_RING_SIZE) * 8) > PAGE_SIZE)
 122 #error "FEC: descriptor ring size constants too large"
 123 #endif
 124
 125 /* Interrupt events/masks. */
 126 #define FEC_ENET_HBERR  ((uint)0x80000000)      /* Heartbeat error */
 127 #define FEC_ENET_BABR   ((uint)0x40000000)      /* Babbling receiver */
 128 #define FEC_ENET_BABT   ((uint)0x20000000)      /* Babbling transmitter */
 129 #define FEC_ENET_GRA    ((uint)0x10000000)      /* Graceful stop complete */
 130 #define FEC_ENET_TXF    ((uint)0x08000000)      /* Full frame transmitted */
 131 #define FEC_ENET_TXB    ((uint)0x04000000)      /* A buffer was transmitted */
 132 #define FEC_ENET_RXF    ((uint)0x02000000)      /* Full frame received */
 133 #define FEC_ENET_RXB    ((uint)0x01000000)      /* A buffer was received */
 134 #define FEC_ENET_MII    ((uint)0x00800000)      /* MII interrupt */
 135 #define FEC_ENET_EBERR  ((uint)0x00400000)      /* SDMA bus error */
 136
 137 /* The FEC stores dest/src/type, data, and checksum for receive packets.
 138  */
 139 #define PKT_MAXBUF_SIZE         1518
 140 #define PKT_MINBUF_SIZE         64
 141 #define PKT_MAXBLR_SIZE         1520
 142
 143
 144 /*
 145  * The 5270/5271/5280/5282/532x RX control register also contains maximum frame
 146  * size bits. Other FEC hardware does not, so we need to take that into
 147  * account when setting it.
 148  */
 149 #if defined(CONFIG_M523x) || defined(CONFIG_M527x) || defined(CONFIG_M528x) || \
 150     defined(CONFIG_M520x) || defined(CONFIG_M532x) || defined(CONFIG_ARCH_MXC)
 151 #define OPT_FRAME_SIZE  (PKT_MAXBUF_SIZE << 16)
 152 #else
 153 #define OPT_FRAME_SIZE  0
 154 #endif
 155
 156 /* The FEC buffer descriptors track the ring buffers.  The rx_bd_base and
 157  * tx_bd_base always point to the base of the buffer descriptors.  The
 158  * cur_rx and cur_tx point to the currently available buffer.
 159  * The dirty_tx tracks the current buffer that is being sent by the
 160  * controller.  The cur_tx and dirty_tx are equal under both completely
 161  * empty and completely full conditions.  The empty/ready indicator in
 162  * the buffer descriptor determines the actual condition.
 163  */
 164 struct fec_enet_private {
 165         /* Hardware registers of the FEC device */
 166         void __iomem *hwp;
 167
 168         struct net_device *netdev;
 169
 170         struct clk *clk;
 171
 172         /* The saved address of a sent-in-place packet/buffer, for skfree(). */
 173         unsigned char *tx_bounce[TX_RING_SIZE];
 174         struct  sk_buff* tx_skbuff[TX_RING_SIZE];
 175         struct  sk_buff* rx_skbuff[RX_RING_SIZE];
 176         ushort  skb_cur;
 177         ushort  skb_dirty;
 178
 179         /* CPM dual port RAM relative addresses */
 180         dma_addr_t      bd_dma;
 181         /* Address of Rx and Tx buffers */
 182         struct bufdesc  *rx_bd_base;
 183         struct bufdesc  *tx_bd_base;
 184         /* The next free ring entry */
 185         struct bufdesc  *cur_rx, *cur_tx;
 186         /* The ring entries to be free()ed */
 187         struct bufdesc  *dirty_tx;
 188
 189         uint    tx_full;
 190         /* hold while accessing the HW like ringbuffer for tx/rx but not MAC */
 191         spinlock_t hw_lock;
 192         /* hold while accessing the mii_list_t() elements */
 193         spinlock_t mii_lock;
 194
 195         uint    phy_id;
 196         uint    phy_id_done;
 197         uint    phy_status;
 198         uint    phy_speed;
 199         phy_info_t const        *phy;
 200         struct work_struct phy_task;
 201
 202         uint    sequence_done;
 203         uint    mii_phy_task_queued;
 204
 205         uint    phy_addr;
 206
 207         int     index;
 208         int     opened;
 209         int     link;
 210         int     old_link;
 211         int     full_duplex;
 212 };
 213
 214 static void fec_enet_mii(struct net_device *dev);
 215 static irqreturn_t fec_enet_interrupt(int irq, void * dev_id);
 216 static void fec_enet_tx(struct net_device *dev);
 217 static void fec_enet_rx(struct net_device *dev);
 218 static int fec_enet_close(struct net_device *dev);
 219 static void fec_restart(struct net_device *dev, int duplex);
 220 static void fec_stop(struct net_device *dev);
 221
 222
 223 /* MII processing.  We keep this as simple as possible.  Requests are
 224  * placed on the list (if there is room).  When the request is finished
 225  * by the MII, an optional function may be called.
 226  */
 227 typedef struct mii_list {
 228         uint    mii_regval;
 229         void    (*mii_func)(uint val, struct net_device *dev);
 230         struct  mii_list *mii_next;
 231 } mii_list_t;
 232
 233 #define         NMII    20
 234 static mii_list_t       mii_cmds[NMII];
 235 static mii_list_t       *mii_free;
 236 static mii_list_t       *mii_head;
 237 static mii_list_t       *mii_tail;
 238
 239 static int      mii_queue(struct net_device *dev, int request,
 240                                 void (*func)(uint, struct net_device *));
 241
 242 /* Make MII read/write commands for the FEC */
 243 #define mk_mii_read(REG)        (0x60020000 | ((REG & 0x1f) << 18))
 244 #define mk_mii_write(REG, VAL)  (0x50020000 | ((REG & 0x1f) << 18) | \
 245                                                 (VAL & 0xffff))
 246 #define mk_mii_end      0
 247
 248 /* Transmitter timeout */
 249 #define TX_TIMEOUT (2 * HZ)
 250
 251 /* Register definitions for the PHY */
 252
 253 #define MII_REG_CR          0  /* Control Register                         */
 254 #define MII_REG_SR          1  /* Status Register                          */
 255 #define MII_REG_PHYIR1      2  /* PHY Identification Register 1            */
 256 #define MII_REG_PHYIR2      3  /* PHY Identification Register 2            */
 257 #define MII_REG_ANAR        4  /* A-N Advertisement Register               */
 258 #define MII_REG_ANLPAR      5  /* A-N Link Partner Ability Register        */
 259 #define MII_REG_ANER        6  /* A-N Expansion Register                   */
 260 #define MII_REG_ANNPTR      7  /* A-N Next Page Transmit Register          */
 261 #define MII_REG_ANLPRNPR    8  /* A-N Link Partner Received Next Page Reg. */
 262
 263 /* values for phy_status */
 264
 265 #define PHY_CONF_ANE    0x0001  /* 1 auto-negotiation enabled */
 266 #define PHY_CONF_LOOP   0x0002  /* 1 loopback mode enabled */
 267 #define PHY_CONF_SPMASK 0x00f0  /* mask for speed */
 268 #define PHY_CONF_10HDX  0x0010  /* 10 Mbit half duplex supported */
 269 #define PHY_CONF_10FDX  0x0020  /* 10 Mbit full duplex supported */
 270 #define PHY_CONF_100HDX 0x0040  /* 100 Mbit half duplex supported */
 271 #define PHY_CONF_100FDX 0x0080  /* 100 Mbit full duplex supported */
 272
 273 #define PHY_STAT_LINK   0x0100  /* 1 up - 0 down */
 274 #define PHY_STAT_FAULT  0x0200  /* 1 remote fault */
 275 #define PHY_STAT_ANC    0x0400  /* 1 auto-negotiation complete  */
 276 #define PHY_STAT_SPMASK 0xf000  /* mask for speed */
 277 #define PHY_STAT_10HDX  0x1000  /* 10 Mbit half duplex selected */
 278 #define PHY_STAT_10FDX  0x2000  /* 10 Mbit full duplex selected */
 279 #define PHY_STAT_100HDX 0x4000  /* 100 Mbit half duplex selected */
 280 #define PHY_STAT_100FDX 0x8000  /* 100 Mbit full duplex selected */
 281
 282
 283 static int
 284 fec_enet_start_xmit(struct sk_buff *skb, struct net_device *dev)
 285 {
 286         struct fec_enet_private *fep = netdev_priv(dev);
 287         struct bufdesc *bdp;
 288         void *bufaddr;
 289         unsigned short  status;
 290         unsigned long flags;
 291
 292         if (!fep->link) {
 293                 /* Link is down or autonegotiation is in progress. */
 294                 return NETDEV_TX_BUSY;
 295         }
 296
 297         spin_lock_irqsave(&fep->hw_lock, flags);
 298         /* Fill in a Tx ring entry */
 299         bdp = fep->cur_tx;
 300
 301         status = bdp->cbd_sc;
 302
 303         if (status & BD_ENET_TX_READY) {
 304                 /* Ooops.  All transmit buffers are full.  Bail out.
 305                  * This should not happen, since dev->tbusy should be set.
 306                  */
 307                 printk("%s: tx queue full!.\n", dev->name);
 308                 spin_unlock_irqrestore(&fep->hw_lock, flags);
 309                 return NETDEV_TX_BUSY;
 310         }
 311
 312         /* Clear all of the status flags */
 313         status &= ~BD_ENET_TX_STATS;
 314
 315         /* Set buffer length and buffer pointer */
 316         bufaddr = skb->data;
 317         bdp->cbd_datlen = skb->len;
 318
 319         /*
 320          * On some FEC implementations data must be aligned on
 321          * 4-byte boundaries. Use bounce buffers to copy data
 322          * and get it aligned. Ugh.
 323          */
 324         if (((unsigned long) bufaddr) & FEC_ALIGNMENT) {
 325                 unsigned int index;
 326                 index = bdp - fep->tx_bd_base;
 327                 memcpy(fep->tx_bounce[index], (void *)skb->data, skb->len);
 328                 bufaddr = fep->tx_bounce[index];
 329         }
 330
 331         /* Save skb pointer */
 332         fep->tx_skbuff[fep->skb_cur] = skb;
 333
 334         dev->stats.tx_bytes += skb->len;
 335         fep->skb_cur = (fep->skb_cur+1) & TX_RING_MOD_MASK;
 336
 337         /* Push the data cache so the CPM does not get stale memory
 338          * data.
 339          */
 340         bdp->cbd_bufaddr = dma_map_single(&dev->dev, bufaddr,
 341                         FEC_ENET_TX_FRSIZE, DMA_TO_DEVICE);
 342
 343         /* Send it on its way.  Tell FEC it's ready, interrupt when done,
 344          * it's the last BD of the frame, and to put the CRC on the end.
 345          */
 346         status |= (BD_ENET_TX_READY | BD_ENET_TX_INTR
 347                         | BD_ENET_TX_LAST | BD_ENET_TX_TC);
 348         bdp->cbd_sc = status;
 349
 350         dev->trans_start = jiffies;
 351
 352         /* Trigger transmission start */
 353         writel(0, fep->hwp + FEC_X_DES_ACTIVE);
 354
 355         /* If this was the last BD in the ring, start at the beginning again. */
 356         if (status & BD_ENET_TX_WRAP)
 357                 bdp = fep->tx_bd_base;
 358         else
 359                 bdp++;
 360
 361         if (bdp == fep->dirty_tx) {
 362                 fep->tx_full = 1;
 363                 netif_stop_queue(dev);
 364         }
 365
 366         fep->cur_tx = bdp;
 367
 368         spin_unlock_irqrestore(&fep->hw_lock, flags);
 369
 370         return 0;
 371 }
 372
 373 static void
 374 fec_timeout(struct net_device *dev)
 375 {
 376         struct fec_enet_private *fep = netdev_priv(dev);
 377
 378         dev->stats.tx_errors++;
 379
 380         fec_restart(dev, fep->full_duplex);
 381         netif_wake_queue(dev);
 382 }
 383
 384 static irqreturn_t
 385 fec_enet_interrupt(int irq, void * dev_id)
 386 {
 387         struct  net_device *dev = dev_id;
 388         struct fec_enet_private *fep = netdev_priv(dev);
 389         uint    int_events;
 390         irqreturn_t ret = IRQ_NONE;
 391
 392         do {
 393                 int_events = readl(fep->hwp + FEC_IEVENT);
 394                 writel(int_events, fep->hwp + FEC_IEVENT);
 395
 396                 if (int_events & FEC_ENET_RXF) {
 397                         ret = IRQ_HANDLED;
 398                         fec_enet_rx(dev);
 399                 }
 400
 401                 /* Transmit OK, or non-fatal error. Update the buffer
 402                  * descriptors. FEC handles all errors, we just discover
 403                  * them as part of the transmit process.
 404                  */
 405                 if (int_events & FEC_ENET_TXF) {
 406                         ret = IRQ_HANDLED;
 407                         fec_enet_tx(dev);
 408                 }
 409
 410                 if (int_events & FEC_ENET_MII) {
 411                         ret = IRQ_HANDLED;
 412                         fec_enet_mii(dev);
 413                 }
 414
 415         } while (int_events);
 416
 417         return ret;
 418 }
 419
 420
 421 static void
 422 fec_enet_tx(struct net_device *dev)
 423 {
 424         struct  fec_enet_private *fep;
 425         struct bufdesc *bdp;
 426         unsigned short status;
 427         struct  sk_buff *skb;
 428
 429         fep = netdev_priv(dev);
 430         spin_lock_irq(&fep->hw_lock);
 431         bdp = fep->dirty_tx;
 432
 433         while (((status = bdp->cbd_sc) & BD_ENET_TX_READY) == 0) {
 434                 if (bdp == fep->cur_tx && fep->tx_full == 0)
 435                         break;
 436
 437                 dma_unmap_single(&dev->dev, bdp->cbd_bufaddr, FEC_ENET_TX_FRSIZE, DMA_TO_DEVICE);
 438                 bdp->cbd_bufaddr = 0;
 439
 440                 skb = fep->tx_skbuff[fep->skb_dirty];
 441                 /* Check for errors. */
 442                 if (status & (BD_ENET_TX_HB | BD_ENET_TX_LC |
 443                                    BD_ENET_TX_RL | BD_ENET_TX_UN |
 444                                    BD_ENET_TX_CSL)) {
 445                         dev->stats.tx_errors++;
 446                         if (status & BD_ENET_TX_HB)  /* No heartbeat */
 447                                 dev->stats.tx_heartbeat_errors++;
 448                         if (status & BD_ENET_TX_LC)  /* Late collision */
 449                                 dev->stats.tx_window_errors++;
 450                         if (status & BD_ENET_TX_RL)  /* Retrans limit */
 451                                 dev->stats.tx_aborted_errors++;
 452                         if (status & BD_ENET_TX_UN)  /* Underrun */
 453                                 dev->stats.tx_fifo_errors++;
 454                         if (status & BD_ENET_TX_CSL) /* Carrier lost */
 455                                 dev->stats.tx_carrier_errors++;
 456                 } else {
 457                         dev->stats.tx_packets++;
 458                 }
 459
 460                 if (status & BD_ENET_TX_READY)
 461                         printk("HEY! Enet xmit interrupt and TX_READY.\n");
 462
 463                 /* Deferred means some collisions occurred during transmit,
 464                  * but we eventually sent the packet OK.
 465                  */
 466                 if (status & BD_ENET_TX_DEF)
 467                         dev->stats.collisions++;
 468
 469                 /* Free the sk buffer associated with this last transmit */
 470                 dev_kfree_skb_any(skb);
 471                 fep->tx_skbuff[fep->skb_dirty] = NULL;
 472                 fep->skb_dirty = (fep->skb_dirty + 1) & TX_RING_MOD_MASK;
 473
 474                 /* Update pointer to next buffer descriptor to be transmitted */
 475                 if (status & BD_ENET_TX_WRAP)
 476                         bdp = fep->tx_bd_base;
 477                 else
 478                         bdp++;
 479
 480                 /* Since we have freed up a buffer, the ring is no longer full
 481                  */
 482                 if (fep->tx_full) {
 483                         fep->tx_full = 0;
 484                         if (netif_queue_stopped(dev))
 485                                 netif_wake_queue(dev);
 486                 }
 487         }
 488         fep->dirty_tx = bdp;
 489         spin_unlock_irq(&fep->hw_lock);
 490 }
 491
 492
 493 /* During a receive, the cur_rx points to the current incoming buffer.
 494  * When we update through the ring, if the next incoming buffer has
 495  * not been given to the system, we just set the empty indicator,
 496  * effectively tossing the packet.
 497  */
 498 static void
 499 fec_enet_rx(struct net_device *dev)
 500 {
 501         struct  fec_enet_private *fep = netdev_priv(dev);
 502         struct bufdesc *bdp;
 503         unsigned short status;
 504         struct  sk_buff *skb;
 505         ushort  pkt_len;
 506         __u8 *data;
 507
 508 #ifdef CONFIG_M532x
 509         flush_cache_all();
 510 #endif
 511
 512         spin_lock_irq(&fep->hw_lock);
 513
 514         /* First, grab all of the stats for the incoming packet.
 515          * These get messed up if we get called due to a busy condition.
 516          */
 517         bdp = fep->cur_rx;
 518
 519         while (!((status = bdp->cbd_sc) & BD_ENET_RX_EMPTY)) {
 520
 521                 /* Since we have allocated space to hold a complete frame,
 522                  * the last indicator should be set.
 523                  */
 524                 if ((status & BD_ENET_RX_LAST) == 0)
 525                         printk("FEC ENET: rcv is not +last\n");
 526
 527                 if (!fep->opened)
 528                         goto rx_processing_done;
 529
 530                 /* Check for errors. */
 531                 if (status & (BD_ENET_RX_LG | BD_ENET_RX_SH | BD_ENET_RX_NO |
 532                            BD_ENET_RX_CR | BD_ENET_RX_OV)) {
 533                         dev->stats.rx_errors++;
 534                         if (status & (BD_ENET_RX_LG | BD_ENET_RX_SH)) {
 535                                 /* Frame too long or too short. */
 536                                 dev->stats.rx_length_errors++;
 537                         }
 538                         if (status & BD_ENET_RX_NO)     /* Frame alignment */
 539                                 dev->stats.rx_frame_errors++;
 540                         if (status & BD_ENET_RX_CR)     /* CRC Error */
 541                                 dev->stats.rx_crc_errors++;
 542                         if (status & BD_ENET_RX_OV)     /* FIFO overrun */
 543                                 dev->stats.rx_fifo_errors++;
 544                 }
 545
 546                 /* Report late collisions as a frame error.
 547                  * On this error, the BD is closed, but we don't know what we
 548                  * have in the buffer.  So, just drop this frame on the floor.
 549                  */
 550                 if (status & BD_ENET_RX_CL) {
 551                         dev->stats.rx_errors++;
 552                         dev->stats.rx_frame_errors++;
 553                         goto rx_processing_done;
 554                 }
 555
 556                 /* Process the incoming frame. */
 557                 dev->stats.rx_packets++;
 558                 pkt_len = bdp->cbd_datlen;
 559                 dev->stats.rx_bytes += pkt_len;
 560                 data = (__u8*)__va(bdp->cbd_bufaddr);
 561
 562                 dma_unmap_single(NULL, bdp->cbd_bufaddr, bdp->cbd_datlen,
 563                                 DMA_FROM_DEVICE);
 564
 565                 /* This does 16 byte alignment, exactly what we need.
 566                  * The packet length includes FCS, but we don't want to
 567                  * include that when passing upstream as it messes up
 568                  * bridging applications.
 569                  */
 570                 skb = dev_alloc_skb(pkt_len - 4 + NET_IP_ALIGN);
 571
 572                 if (unlikely(!skb)) {
 573                         printk("%s: Memory squeeze, dropping packet.\n",
 574                                         dev->name);
 575                         dev->stats.rx_dropped++;
 576                 } else {
 577                         skb_reserve(skb, NET_IP_ALIGN);
 578                         skb_put(skb, pkt_len - 4);      /* Make room */
 579                         skb_copy_to_linear_data(skb, data, pkt_len - 4);
 580                         skb->protocol = eth_type_trans(skb, dev);
 581                         netif_rx(skb);
 582                 }
 583
 584                 bdp->cbd_bufaddr = dma_map_single(NULL, data, bdp->cbd_datlen,
 585                         DMA_FROM_DEVICE);
 586 rx_processing_done:
 587                 /* Clear the status flags for this buffer */
 588                 status &= ~BD_ENET_RX_STATS;
 589
 590                 /* Mark the buffer empty */
 591                 status |= BD_ENET_RX_EMPTY;
 592                 bdp->cbd_sc = status;
 593
 594                 /* Update BD pointer to next entry */
 595                 if (status & BD_ENET_RX_WRAP)
 596                         bdp = fep->rx_bd_base;
 597                 else
 598                         bdp++;
 599                 /* Doing this here will keep the FEC running while we process
 600                  * incoming frames.  On a heavily loaded network, we should be
 601                  * able to keep up at the expense of system resources.
 602                  */
 603                 writel(0, fep->hwp + FEC_R_DES_ACTIVE);
 604         }
 605         fep->cur_rx = bdp;
 606
 607         spin_unlock_irq(&fep->hw_lock);
 608 }
 609
 610 /* called from interrupt context */
 611 static void
 612 fec_enet_mii(struct net_device *dev)
 613 {
 614         struct  fec_enet_private *fep;
 615         mii_list_t      *mip;
 616
 617         fep = netdev_priv(dev);
 618         spin_lock_irq(&fep->mii_lock);
 619
 620         if ((mip = mii_head) == NULL) {
 621                 printk("MII and no head!\n");
 622                 goto unlock;
 623         }
 624
 625         if (mip->mii_func != NULL)
 626                 (*(mip->mii_func))(readl(fep->hwp + FEC_MII_DATA), dev);
 627
 628         mii_head = mip->mii_next;
 629         mip->mii_next = mii_free;
 630         mii_free = mip;
 631
 632         if ((mip = mii_head) != NULL)
 633                 writel(mip->mii_regval, fep->hwp + FEC_MII_DATA);
 634
 635 unlock:
 636         spin_unlock_irq(&fep->mii_lock);
 637 }
 638
 639 static int
 640 mii_queue(struct net_device *dev, int regval, void (*func)(uint, struct net_device *))
 641 {
 642         struct fec_enet_private *fep;
 643         unsigned long   flags;
 644         mii_list_t      *mip;
 645         int             retval;
 646
 647         /* Add PHY address to register command */
 648         fep = netdev_priv(dev);
 649         spin_lock_irqsave(&fep->mii_lock, flags);
 650
 651         regval |= fep->phy_addr << 23;
 652         retval = 0;
 653
 654         if ((mip = mii_free) != NULL) {
 655                 mii_free = mip->mii_next;
 656                 mip->mii_regval = regval;
 657                 mip->mii_func = func;
 658                 mip->mii_next = NULL;
 659                 if (mii_head) {
 660                         mii_tail->mii_next = mip;
 661                         mii_tail = mip;
 662                 } else {
 663                         mii_head = mii_tail = mip;
 664                         writel(regval, fep->hwp + FEC_MII_DATA);
 665                 }
 666         } else {
 667                 retval = 1;
 668         }
 669
 670         spin_unlock_irqrestore(&fep->mii_lock, flags);
 671         return retval;
 672 }
 673
 674 static void mii_do_cmd(struct net_device *dev, const phy_cmd_t *c)
 675 {
 676         if(!c)
 677                 return;
 678
 679         for (; c->mii_data != mk_mii_end; c++)
 680                 mii_queue(dev, c->mii_data, c->funct);
 681 }
 682
 683 static void mii_parse_sr(uint mii_reg, struct net_device *dev)
 684 {
 685         struct fec_enet_private *fep = netdev_priv(dev);
 686         volatile uint *s = &(fep->phy_status);
 687         uint status;
 688
 689         status = *s & ~(PHY_STAT_LINK | PHY_STAT_FAULT | PHY_STAT_ANC);
 690
 691         if (mii_reg & 0x0004)
 692                 status |= PHY_STAT_LINK;
 693         if (mii_reg & 0x0010)
 694                 status |= PHY_STAT_FAULT;
 695         if (mii_reg & 0x0020)
 696                 status |= PHY_STAT_ANC;
 697         *s = status;
 698 }
 699
 700 static void mii_parse_cr(uint mii_reg, struct net_device *dev)
 701 {
 702         struct fec_enet_private *fep = netdev_priv(dev);
 703         volatile uint *s = &(fep->phy_status);
 704         uint status;
 705
 706         status = *s & ~(PHY_CONF_ANE | PHY_CONF_LOOP);
 707
 708         if (mii_reg & 0x1000)
 709                 status |= PHY_CONF_ANE;
 710         if (mii_reg & 0x4000)
 711                 status |= PHY_CONF_LOOP;
 712         *s = status;
 713 }
 714
 715 static void mii_parse_anar(uint mii_reg, struct net_device *dev)
 716 {
 717         struct fec_enet_private *fep = netdev_priv(dev);
 718         volatile uint *s = &(fep->phy_status);
 719         uint status;
 720
 721         status = *s & ~(PHY_CONF_SPMASK);
 722
 723         if (mii_reg & 0x0020)
 724                 status |= PHY_CONF_10HDX;
 725         if (mii_reg & 0x0040)
 726                 status |= PHY_CONF_10FDX;
 727         if (mii_reg & 0x0080)
 728                 status |= PHY_CONF_100HDX;
 729         if (mii_reg & 0x00100)
 730                 status |= PHY_CONF_100FDX;
 731         *s = status;
 732 }
 733
 734 /* ------------------------------------------------------------------------- */
 735 /* The Level one LXT970 is used by many boards                               */
 736
 737 #define MII_LXT970_MIRROR    16  /* Mirror register           */
 738 #define MII_LXT970_IER       17  /* Interrupt Enable Register */
 739 #define MII_LXT970_ISR       18  /* Interrupt Status Register */
 740 #define MII_LXT970_CONFIG    19  /* Configuration Register    */
 741 #define MII_LXT970_CSR       20  /* Chip Status Register      */
 742
 743 static void mii_parse_lxt970_csr(uint mii_reg, struct net_device *dev)
 744 {
 745         struct fec_enet_private *fep = netdev_priv(dev);
 746         volatile uint *s = &(fep->phy_status);
 747         uint status;
 748
 749         status = *s & ~(PHY_STAT_SPMASK);
 750         if (mii_reg & 0x0800) {
 751                 if (mii_reg & 0x1000)
 752                         status |= PHY_STAT_100FDX;
 753                 else
 754                         status |= PHY_STAT_100HDX;
 755         } else {
 756                 if (mii_reg & 0x1000)
 757                         status |= PHY_STAT_10FDX;
 758                 else
 759                         status |= PHY_STAT_10HDX;
 760         }
 761         *s = status;
 762 }
 763
 764 static phy_cmd_t const phy_cmd_lxt970_config[] = {
 765                 { mk_mii_read(MII_REG_CR), mii_parse_cr },
 766                 { mk_mii_read(MII_REG_ANAR), mii_parse_anar },
 767                 { mk_mii_end, }
 768         };
 769 static phy_cmd_t const phy_cmd_lxt970_startup[] = { /* enable interrupts */
 770                 { mk_mii_write(MII_LXT970_IER, 0x0002), NULL },
 771                 { mk_mii_write(MII_REG_CR, 0x1200), NULL }, /* autonegotiate */
 772                 { mk_mii_end, }
 773         };
 774 static phy_cmd_t const phy_cmd_lxt970_ack_int[] = {
 775                 /* read SR and ISR to acknowledge */
 776                 { mk_mii_read(MII_REG_SR), mii_parse_sr },
 777                 { mk_mii_read(MII_LXT970_ISR), NULL },
 778
 779                 /* find out the current status */
 780                 { mk_mii_read(MII_LXT970_CSR), mii_parse_lxt970_csr },
 781                 { mk_mii_end, }
 782         };
 783 static phy_cmd_t const phy_cmd_lxt970_shutdown[] = { /* disable interrupts */
 784                 { mk_mii_write(MII_LXT970_IER, 0x0000), NULL },
 785                 { mk_mii_end, }
 786         };
 787 static phy_info_t const phy_info_lxt970 = {
 788         .id = 0x07810000,
 789         .name = "LXT970",
 790         .config = phy_cmd_lxt970_config,
 791         .startup = phy_cmd_lxt970_startup,
 792         .ack_int = phy_cmd_lxt970_ack_int,
 793         .shutdown = phy_cmd_lxt970_shutdown
 794 };
 795
 796 /* ------------------------------------------------------------------------- */
 797 /* The Level one LXT971 is used on some of my custom boards                  */
 798
 799 /* register definitions for the 971 */
 800
 801 #define MII_LXT971_PCR       16  /* Port Control Register     */
 802 #define MII_LXT971_SR2       17  /* Status Register 2         */
 803 #define MII_LXT971_IER       18  /* Interrupt Enable Register */
 804 #define MII_LXT971_ISR       19  /* Interrupt Status Register */
 805 #define MII_LXT971_LCR       20  /* LED Control Register      */
 806 #define MII_LXT971_TCR       30  /* Transmit Control Register */
 807
 808 /*
 809  * I had some nice ideas of running the MDIO faster...
 810  * The 971 should support 8MHz and I tried it, but things acted really
 811  * weird, so 2.5 MHz ought to be enough for anyone...
 812  */
 813
 814 static void mii_parse_lxt971_sr2(uint mii_reg, struct net_device *dev)
 815 {
 816         struct fec_enet_private *fep = netdev_priv(dev);
 817         volatile uint *s = &(fep->phy_status);
 818         uint status;
 819
 820         status = *s & ~(PHY_STAT_SPMASK | PHY_STAT_LINK | PHY_STAT_ANC);
 821
 822         if (mii_reg & 0x0400) {
 823                 fep->link = 1;
 824                 status |= PHY_STAT_LINK;
 825         } else {
 826                 fep->link = 0;
 827         }
 828         if (mii_reg & 0x0080)
 829                 status |= PHY_STAT_ANC;
 830         if (mii_reg & 0x4000) {
 831                 if (mii_reg & 0x0200)
 832                         status |= PHY_STAT_100FDX;
 833                 else
 834                         status |= PHY_STAT_100HDX;
 835         } else {
 836                 if (mii_reg & 0x0200)
 837                         status |= PHY_STAT_10FDX;
 838                 else
 839                         status |= PHY_STAT_10HDX;
 840         }
 841         if (mii_reg & 0x0008)
 842                 status |= PHY_STAT_FAULT;
 843
 844         *s = status;
 845 }
 846
 847 static phy_cmd_t const phy_cmd_lxt971_config[] = {
 848                 /* limit to 10MBit because my prototype board
 849                  * doesn't work with 100. */
 850                 { mk_mii_read(MII_REG_CR), mii_parse_cr },
 851                 { mk_mii_read(MII_REG_ANAR), mii_parse_anar },
 852                 { mk_mii_read(MII_LXT971_SR2), mii_parse_lxt971_sr2 },
 853                 { mk_mii_end, }
 854         };
 855 static phy_cmd_t const phy_cmd_lxt971_startup[] = {  /* enable interrupts */
 856                 { mk_mii_write(MII_LXT971_IER, 0x00f2), NULL },
 857                 { mk_mii_write(MII_REG_CR, 0x1200), NULL }, /* autonegotiate */
 858                 { mk_mii_write(MII_LXT971_LCR, 0xd422), NULL }, /* LED config */
 859                 /* Somehow does the 971 tell me that the link is down
 860                  * the first read after power-up.
 861                  * read here to get a valid value in ack_int */
 862                 { mk_mii_read(MII_REG_SR), mii_parse_sr },
 863                 { mk_mii_end, }
 864         };
 865 static phy_cmd_t const phy_cmd_lxt971_ack_int[] = {
 866                 /* acknowledge the int before reading status ! */
 867                 { mk_mii_read(MII_LXT971_ISR), NULL },
 868                 /* find out the current status */
 869                 { mk_mii_read(MII_REG_SR), mii_parse_sr },
 870                 { mk_mii_read(MII_LXT971_SR2), mii_parse_lxt971_sr2 },
 871                 { mk_mii_end, }
 872         };
 873 static phy_cmd_t const phy_cmd_lxt971_shutdown[] = { /* disable interrupts */
 874                 { mk_mii_write(MII_LXT971_IER, 0x0000), NULL },
 875                 { mk_mii_end, }
 876         };
 877 static phy_info_t const phy_info_lxt971 = {
 878         .id = 0x0001378e,
 879         .name = "LXT971",
 880         .config = phy_cmd_lxt971_config,
 881         .startup = phy_cmd_lxt971_startup,
 882         .ack_int = phy_cmd_lxt971_ack_int,
 883         .shutdown = phy_cmd_lxt971_shutdown
 884 };
 885
 886 /* ------------------------------------------------------------------------- */
 887 /* The Quality Semiconductor QS6612 is used on the RPX CLLF                  */
 888
 889 /* register definitions */
 890
 891 #define MII_QS6612_MCR       17  /* Mode Control Register      */
 892 #define MII_QS6612_FTR       27  /* Factory Test Register      */
 893 #define MII_QS6612_MCO       28  /* Misc. Control Register     */
 894 #define MII_QS6612_ISR       29  /* Interrupt Source Register  */
 895 #define MII_QS6612_IMR       30  /* Interrupt Mask Register    */
 896 #define MII_QS6612_PCR       31  /* 100BaseTx PHY Control Reg. */
 897
 898 static void mii_parse_qs6612_pcr(uint mii_reg, struct net_device *dev)
 899 {
 900         struct fec_enet_private *fep = netdev_priv(dev);
 901         volatile uint *s = &(fep->phy_status);
 902         uint status;
 903
 904         status = *s & ~(PHY_STAT_SPMASK);
 905
 906         switch((mii_reg >> 2) & 7) {
 907         case 1: status |= PHY_STAT_10HDX; break;
 908         case 2: status |= PHY_STAT_100HDX; break;
 909         case 5: status |= PHY_STAT_10FDX; break;
 910         case 6: status |= PHY_STAT_100FDX; break;
 911 }
 912
 913         *s = status;
 914 }
 915
 916 static phy_cmd_t const phy_cmd_qs6612_config[] = {
 917                 /* The PHY powers up isolated on the RPX,
 918                  * so send a command to allow operation.
 919                  */
 920                 { mk_mii_write(MII_QS6612_PCR, 0x0dc0), NULL },
 921
 922                 /* parse cr and anar to get some info */
 923                 { mk_mii_read(MII_REG_CR), mii_parse_cr },
 924                 { mk_mii_read(MII_REG_ANAR), mii_parse_anar },
 925                 { mk_mii_end, }
 926         };
 927 static phy_cmd_t const phy_cmd_qs6612_startup[] = {  /* enable interrupts */
 928                 { mk_mii_write(MII_QS6612_IMR, 0x003a), NULL },
 929                 { mk_mii_write(MII_REG_CR, 0x1200), NULL }, /* autonegotiate */
 930                 { mk_mii_end, }
 931         };
 932 static phy_cmd_t const phy_cmd_qs6612_ack_int[] = {
 933                 /* we need to read ISR, SR and ANER to acknowledge */
 934                 { mk_mii_read(MII_QS6612_ISR), NULL },
 935                 { mk_mii_read(MII_REG_SR), mii_parse_sr },
 936                 { mk_mii_read(MII_REG_ANER), NULL },
 937
 938                 /* read pcr to get info */
 939                 { mk_mii_read(MII_QS6612_PCR), mii_parse_qs6612_pcr },
 940                 { mk_mii_end, }
 941         };
 942 static phy_cmd_t const phy_cmd_qs6612_shutdown[] = { /* disable interrupts */
 943                 { mk_mii_write(MII_QS6612_IMR, 0x0000), NULL },
 944                 { mk_mii_end, }
 945         };
 946 static phy_info_t const phy_info_qs6612 = {
 947         .id = 0x00181440,
 948         .name = "QS6612",
 949         .config = phy_cmd_qs6612_config,
 950         .startup = phy_cmd_qs6612_startup,
 951         .ack_int = phy_cmd_qs6612_ack_int,
 952         .shutdown = phy_cmd_qs6612_shutdown
 953 };
 954
 955 /* ------------------------------------------------------------------------- */
 956 /* AMD AM79C874 phy                                                          */
 957
 958 /* register definitions for the 874 */
 959
 960 #define MII_AM79C874_MFR       16  /* Miscellaneous Feature Register */
 961 #define MII_AM79C874_ICSR      17  /* Interrupt/Status Register      */
 962 #define MII_AM79C874_DR        18  /* Diagnostic Register            */
 963 #define MII_AM79C874_PMLR      19  /* Power and Loopback Register    */
 964 #define MII_AM79C874_MCR       21  /* ModeControl Register           */
 965 #define MII_AM79C874_DC        23  /* Disconnect Counter             */
 966 #define MII_AM79C874_REC       24  /* Recieve Error Counter          */
 967
 968 static void mii_parse_am79c874_dr(uint mii_reg, struct net_device *dev)
 969 {
 970         struct fec_enet_private *fep = netdev_priv(dev);
 971         volatile uint *s = &(fep->phy_status);
 972         uint status;
 973
 974         status = *s & ~(PHY_STAT_SPMASK | PHY_STAT_ANC);
 975
 976         if (mii_reg & 0x0080)
 977                 status |= PHY_STAT_ANC;
 978         if (mii_reg & 0x0400)
 979                 status |= ((mii_reg & 0x0800) ? PHY_STAT_100FDX : PHY_STAT_100HDX);
 980         else
 981                 status |= ((mii_reg & 0x0800) ? PHY_STAT_10FDX : PHY_STAT_10HDX);
 982
 983         *s = status;
 984 }
 985
 986 static phy_cmd_t const phy_cmd_am79c874_config[] = {
 987                 { mk_mii_read(MII_REG_CR), mii_parse_cr },
 988                 { mk_mii_read(MII_REG_ANAR), mii_parse_anar },
 989                 { mk_mii_read(MII_AM79C874_DR), mii_parse_am79c874_dr },
 990                 { mk_mii_end, }
 991         };
 992 static phy_cmd_t const phy_cmd_am79c874_startup[] = {  /* enable interrupts */
 993                 { mk_mii_write(MII_AM79C874_ICSR, 0xff00), NULL },
 994                 { mk_mii_write(MII_REG_CR, 0x1200), NULL }, /* autonegotiate */
 995                 { mk_mii_read(MII_REG_SR), mii_parse_sr },
 996                 { mk_mii_end, }
 997         };
 998 static phy_cmd_t const phy_cmd_am79c874_ack_int[] = {
 999                 /* find out the current status */
1000                 { mk_mii_read(MII_REG_SR), mii_parse_sr },
1001                 { mk_mii_read(MII_AM79C874_DR), mii_parse_am79c874_dr },
1002                 /* we only need to read ISR to acknowledge */
1003                 { mk_mii_read(MII_AM79C874_ICSR), NULL },
1004                 { mk_mii_end, }
1005         };
1006 static phy_cmd_t const phy_cmd_am79c874_shutdown[] = { /* disable interrupts */
1007                 { mk_mii_write(MII_AM79C874_ICSR, 0x0000), NULL },
1008                 { mk_mii_end, }
1009         };
1010 static phy_info_t const phy_info_am79c874 = {
1011         .id = 0x00022561,
1012         .name = "AM79C874",
1013         .config = phy_cmd_am79c874_config,
1014         .startup = phy_cmd_am79c874_startup,
1015         .ack_int = phy_cmd_am79c874_ack_int,
1016         .shutdown = phy_cmd_am79c874_shutdown
1017 };
1018
1019
1020 /* ------------------------------------------------------------------------- */
1021 /* Kendin KS8721BL phy                                                       */
1022
1023 /* register definitions for the 8721 */
1024
1025 #define MII_KS8721BL_RXERCR     21
1026 #define MII_KS8721BL_ICSR       27
1027 #define MII_KS8721BL_PHYCR      31
1028
1029 static phy_cmd_t const phy_cmd_ks8721bl_config[] = {
1030                 { mk_mii_read(MII_REG_CR), mii_parse_cr },
1031                 { mk_mii_read(MII_REG_ANAR), mii_parse_anar },
1032                 { mk_mii_end, }
1033         };
1034 static phy_cmd_t const phy_cmd_ks8721bl_startup[] = {  /* enable interrupts */
1035                 { mk_mii_write(MII_KS8721BL_ICSR, 0xff00), NULL },
1036                 { mk_mii_write(MII_REG_CR, 0x1200), NULL }, /* autonegotiate */
1037                 { mk_mii_read(MII_REG_SR), mii_parse_sr },
1038                 { mk_mii_end, }
1039         };
1040 static phy_cmd_t const phy_cmd_ks8721bl_ack_int[] = {
1041                 /* find out the current status */
1042                 { mk_mii_read(MII_REG_SR), mii_parse_sr },
1043                 /* we only need to read ISR to acknowledge */
1044                 { mk_mii_read(MII_KS8721BL_ICSR), NULL },
1045                 { mk_mii_end, }
1046         };
1047 static phy_cmd_t const phy_cmd_ks8721bl_shutdown[] = { /* disable interrupts */
1048                 { mk_mii_write(MII_KS8721BL_ICSR, 0x0000), NULL },
1049                 { mk_mii_end, }
1050         };
1051 static phy_info_t const phy_info_ks8721bl = {
1052         .id = 0x00022161,
1053         .name = "KS8721BL",
1054         .config = phy_cmd_ks8721bl_config,
1055         .startup = phy_cmd_ks8721bl_startup,
1056         .ack_int = phy_cmd_ks8721bl_ack_int,
1057         .shutdown = phy_cmd_ks8721bl_shutdown
1058 };
1059
1060 /* ------------------------------------------------------------------------- */
1061 /* register definitions for the DP83848 */
1062
1063 #define MII_DP8384X_PHYSTST    16  /* PHY Status Register */
1064
1065 static void mii_parse_dp8384x_sr2(uint mii_reg, struct net_device *dev)
1066 {
1067         struct fec_enet_private *fep = netdev_priv(dev);
1068         volatile uint *s = &(fep->phy_status);
1069
1070         *s &= ~(PHY_STAT_SPMASK | PHY_STAT_LINK | PHY_STAT_ANC);
1071
1072         /* Link up */
1073         if (mii_reg & 0x0001) {
1074                 fep->link = 1;
1075                 *s |= PHY_STAT_LINK;
1076         } else
1077                 fep->link = 0;
1078         /* Status of link */
1079         if (mii_reg & 0x0010)   /* Autonegotioation complete */
1080                 *s |= PHY_STAT_ANC;
1081         if (mii_reg & 0x0002) {   /* 10MBps? */
1082                 if (mii_reg & 0x0004)   /* Full Duplex? */
1083                         *s |= PHY_STAT_10FDX;
1084                 else
1085                         *s |= PHY_STAT_10HDX;
1086         } else {                  /* 100 Mbps? */
1087                 if (mii_reg & 0x0004)   /* Full Duplex? */
1088                         *s |= PHY_STAT_100FDX;
1089                 else
1090                         *s |= PHY_STAT_100HDX;
1091         }
1092         if (mii_reg & 0x0008)
1093                 *s |= PHY_STAT_FAULT;
1094 }
1095
1096 static phy_info_t phy_info_dp83848= {
1097         0x020005c9,
1098         "DP83848",
1099
1100         (const phy_cmd_t []) {  /* config */
1101                 { mk_mii_read(MII_REG_CR), mii_parse_cr },
1102                 { mk_mii_read(MII_REG_ANAR), mii_parse_anar },
1103                 { mk_mii_read(MII_DP8384X_PHYSTST), mii_parse_dp8384x_sr2 },
1104                 { mk_mii_end, }
1105         },
1106         (const phy_cmd_t []) {  /* startup - enable interrupts */
1107                 { mk_mii_write(MII_REG_CR, 0x1200), NULL }, /* autonegotiate */
1108                 { mk_mii_read(MII_REG_SR), mii_parse_sr },
1109                 { mk_mii_end, }
1110         },
1111         (const phy_cmd_t []) { /* ack_int - never happens, no interrupt */
1112                 { mk_mii_end, }
1113         },
1114         (const phy_cmd_t []) {  /* shutdown */
1115                 { mk_mii_end, }
1116         },
1117 };
1118
1119 /* ------------------------------------------------------------------------- */
1120
1121 static phy_info_t const * const phy_info[] = {
1122         &phy_info_lxt970,
1123         &phy_info_lxt971,
1124         &phy_info_qs6612,
1125         &phy_info_am79c874,
1126         &phy_info_ks8721bl,
1127         &phy_info_dp83848,
1128         NULL
1129 };
1130
1131 /* ------------------------------------------------------------------------- */
1132 #ifdef HAVE_mii_link_interrupt
1133 static irqreturn_t
1134 mii_link_interrupt(int irq, void * dev_id);
1135
1136 /*
1137  *      This is specific to the MII interrupt setup of the M5272EVB.
1138  */
1139 static void __inline__ fec_request_mii_intr(struct net_device *dev)
1140 {
1141         if (request_irq(66, mii_link_interrupt, IRQF_DISABLED, "fec(MII)", dev) != 0)
1142                 printk("FEC: Could not allocate fec(MII) IRQ(66)!\n");
1143 }
1144
1145 static void __inline__ fec_disable_phy_intr(struct net_device *dev)
1146 {
1147         free_irq(66, dev);
1148 }
1149 #endif
1150
1151 #ifdef CONFIG_M5272
1152 static void __inline__ fec_get_mac(struct net_device *dev)
1153 {
1154         struct fec_enet_private *fep = netdev_priv(dev);
1155         unsigned char *iap, tmpaddr[ETH_ALEN];
1156
1157         if (FEC_FLASHMAC) {
1158                 /*
1159                  * Get MAC address from FLASH.
1160                  * If it is all 1's or 0's, use the default.
1161                  */
1162                 iap = (unsigned char *)FEC_FLASHMAC;
1163                 if ((iap[0] == 0) && (iap[1] == 0) && (iap[2] == 0) &&
1164                     (iap[3] == 0) && (iap[4] == 0) && (iap[5] == 0))
1165                         iap = fec_mac_default;
1166                 if ((iap[0] == 0xff) && (iap[1] == 0xff) && (iap[2] == 0xff) &&
1167                     (iap[3] == 0xff) && (iap[4] == 0xff) && (iap[5] == 0xff))
1168                         iap = fec_mac_default;
1169         } else {
1170                 *((unsigned long *) &tmpaddr[0]) = readl(fep->hwp + FEC_ADDR_LOW);
1171                 *((unsigned short *) &tmpaddr[4]) = (readl(fep->hwp + FEC_ADDR_HIGH) >> 16);
1172                 iap = &tmpaddr[0];
1173         }
1174
1175         memcpy(dev->dev_addr, iap, ETH_ALEN);
1176
1177         /* Adjust MAC if using default MAC address */
1178         if (iap == fec_mac_default)
1179                  dev->dev_addr[ETH_ALEN-1] = fec_mac_default[ETH_ALEN-1] + fep->index;
1180 }
1181 #endif
1182
1183 /* ------------------------------------------------------------------------- */
1184
1185 static void mii_display_status(struct net_device *dev)
1186 {
1187         struct fec_enet_private *fep = netdev_priv(dev);
1188         volatile uint *s = &(fep->phy_status);
1189
1190         if (!fep->link && !fep->old_link) {
1191                 /* Link is still down - don't print anything */
1192                 return;
1193         }
1194
1195         printk("%s: status: ", dev->name);
1196
1197         if (!fep->link) {
1198                 printk("link down");
1199         } else {
1200                 printk("link up");
1201
1202                 switch(*s & PHY_STAT_SPMASK) {
1203                 case PHY_STAT_100FDX: printk(", 100MBit Full Duplex"); break;
1204                 case PHY_STAT_100HDX: printk(", 100MBit Half Duplex"); break;
1205                 case PHY_STAT_10FDX: printk(", 10MBit Full Duplex"); break;
1206                 case PHY_STAT_10HDX: printk(", 10MBit Half Duplex"); break;
1207                 default:
1208                         printk(", Unknown speed/duplex");
1209                 }
1210
1211                 if (*s & PHY_STAT_ANC)
1212                         printk(", auto-negotiation complete");
1213         }
1214
1215         if (*s & PHY_STAT_FAULT)
1216                 printk(", remote fault");
1217
1218         printk(".\n");
1219 }
1220
1221 static void mii_display_config(struct work_struct *work)
1222 {
1223         struct fec_enet_private *fep = container_of(work, struct fec_enet_private, phy_task);
1224         struct net_device *dev = fep->netdev;
1225         uint status = fep->phy_status;
1226
1227         /*
1228         ** When we get here, phy_task is already removed from
1229         ** the workqueue.  It is thus safe to allow to reuse it.
1230         */
1231         fep->mii_phy_task_queued = 0;
1232         printk("%s: config: auto-negotiation ", dev->name);
1233
1234         if (status & PHY_CONF_ANE)
1235                 printk("on");
1236         else
1237                 printk("off");
1238
1239         if (status & PHY_CONF_100FDX)
1240                 printk(", 100FDX");
1241         if (status & PHY_CONF_100HDX)
1242                 printk(", 100HDX");
1243         if (status & PHY_CONF_10FDX)
1244                 printk(", 10FDX");
1245         if (status & PHY_CONF_10HDX)
1246                 printk(", 10HDX");
1247         if (!(status & PHY_CONF_SPMASK))
1248                 printk(", No speed/duplex selected?");
1249
1250         if (status & PHY_CONF_LOOP)
1251                 printk(", loopback enabled");
1252
1253         printk(".\n");
1254
1255         fep->sequence_done = 1;
1256 }
1257
1258 static void mii_relink(struct work_struct *work)
1259 {
1260         struct fec_enet_private *fep = container_of(work, struct fec_enet_private, phy_task);
1261         struct net_device *dev = fep->netdev;
1262         int duplex;
1263
1264         /*
1265         ** When we get here, phy_task is already removed from
1266         ** the workqueue.  It is thus safe to allow to reuse it.
1267         */
1268         fep->mii_phy_task_queued = 0;
1269         fep->link = (fep->phy_status & PHY_STAT_LINK) ? 1 : 0;
1270         mii_display_status(dev);
1271         fep->old_link = fep->link;
1272
1273         if (fep->link) {
1274                 duplex = 0;
1275                 if (fep->phy_status
1276                     & (PHY_STAT_100FDX | PHY_STAT_10FDX))
1277                         duplex = 1;
1278                 fec_restart(dev, duplex);
1279         } else
1280                 fec_stop(dev);
1281 }
1282
1283 /* mii_queue_relink is called in interrupt context from mii_link_interrupt */
1284 static void mii_queue_relink(uint mii_reg, struct net_device *dev)
1285 {
1286         struct fec_enet_private *fep = netdev_priv(dev);
1287
1288         /*
1289          * We cannot queue phy_task twice in the workqueue.  It
1290          * would cause an endless loop in the workqueue.
1291          * Fortunately, if the last mii_relink entry has not yet been
1292          * executed now, it will do the job for the current interrupt,
1293          * which is just what we want.
1294          */
1295         if (fep->mii_phy_task_queued)
1296                 return;
1297
1298         fep->mii_phy_task_queued = 1;
1299         INIT_WORK(&fep->phy_task, mii_relink);
1300         schedule_work(&fep->phy_task);
1301 }
1302
1303 /* mii_queue_config is called in interrupt context from fec_enet_mii */
1304 static void mii_queue_config(uint mii_reg, struct net_device *dev)
1305 {
1306         struct fec_enet_private *fep = netdev_priv(dev);
1307
1308         if (fep->mii_phy_task_queued)
1309                 return;
1310
1311         fep->mii_phy_task_queued = 1;
1312         INIT_WORK(&fep->phy_task, mii_display_config);
1313         schedule_work(&fep->phy_task);
1314 }
1315
1316 phy_cmd_t const phy_cmd_relink[] = {
1317         { mk_mii_read(MII_REG_CR), mii_queue_relink },
1318         { mk_mii_end, }
1319         };
1320 phy_cmd_t const phy_cmd_config[] = {
1321         { mk_mii_read(MII_REG_CR), mii_queue_config },
1322         { mk_mii_end, }
1323         };
1324
1325 /* Read remainder of PHY ID. */
1326 static void
1327 mii_discover_phy3(uint mii_reg, struct net_device *dev)
1328 {
1329         struct fec_enet_private *fep;
1330         int i;
1331
1332         fep = netdev_priv(dev);
1333         fep->phy_id |= (mii_reg & 0xffff);
1334         printk("fec: PHY @ 0x%x, ID 0x%08x", fep->phy_addr, fep->phy_id);
1335
1336         for(i = 0; phy_info[i]; i++) {
1337                 if(phy_info[i]->id == (fep->phy_id >> 4))
1338                         break;
1339         }
1340
1341         if (phy_info[i])
1342                 printk(" -- %s\n", phy_info[i]->name);
1343         else
1344                 printk(" -- unknown PHY!\n");
1345
1346         fep->phy = phy_info[i];
1347         fep->phy_id_done = 1;
1348 }
1349
1350 /* Scan all of the MII PHY addresses looking for someone to respond
1351  * with a valid ID.  This usually happens quickly.
1352  */
1353 static void
1354 mii_discover_phy(uint mii_reg, struct net_device *dev)
1355 {
1356         struct fec_enet_private *fep;
1357         uint phytype;
1358
1359         fep = netdev_priv(dev);
1360
1361         if (fep->phy_addr < 32) {
1362                 if ((phytype = (mii_reg & 0xffff)) != 0xffff && phytype != 0) {
1363
1364                         /* Got first part of ID, now get remainder */
1365                         fep->phy_id = phytype << 16;
1366                         mii_queue(dev, mk_mii_read(MII_REG_PHYIR2),
1367                                                         mii_discover_phy3);
1368                 } else {
1369                         fep->phy_addr++;
1370                         mii_queue(dev, mk_mii_read(MII_REG_PHYIR1),
1371                                                         mii_discover_phy);
1372                 }
1373         } else {
1374                 printk("FEC: No PHY device found.\n");
1375                 /* Disable external MII interface */
1376                 writel(0, fep->hwp + FEC_MII_SPEED);
1377                 fep->phy_speed = 0;
1378 #ifdef HAVE_mii_link_interrupt
1379                 fec_disable_phy_intr(dev);
1380 #endif
1381         }
1382 }
1383
1384 /* This interrupt occurs when the PHY detects a link change */
1385 #ifdef HAVE_mii_link_interrupt
1386 static irqreturn_t
1387 mii_link_interrupt(int irq, void * dev_id)
1388 {
1389         struct  net_device *dev = dev_id;
1390         struct fec_enet_private *fep = netdev_priv(dev);
1391
1392         mii_do_cmd(dev, fep->phy->ack_int);
1393         mii_do_cmd(dev, phy_cmd_relink);  /* restart and display status */
1394
1395         return IRQ_HANDLED;
1396 }
1397 #endif
1398
1399 static void fec_enet_free_buffers(struct net_device *dev)
1400 {
1401         struct fec_enet_private *fep = netdev_priv(dev);
1402         int i;
1403         struct sk_buff *skb;
1404         struct bufdesc  *bdp;
1405
1406         bdp = fep->rx_bd_base;
1407         for (i = 0; i < RX_RING_SIZE; i++) {
1408                 skb = fep->rx_skbuff[i];
1409
1410                 if (bdp->cbd_bufaddr)
1411                         dma_unmap_single(&dev->dev, bdp->cbd_bufaddr,
1412                                         FEC_ENET_RX_FRSIZE, DMA_FROM_DEVICE);
1413                 if (skb)
1414                         dev_kfree_skb(skb);
1415                 bdp++;
1416         }
1417
1418         bdp = fep->tx_bd_base;
1419         for (i = 0; i < TX_RING_SIZE; i++)
1420                 kfree(fep->tx_bounce[i]);
1421 }
1422
1423 static int fec_enet_alloc_buffers(struct net_device *dev)
1424 {
1425         struct fec_enet_private *fep = netdev_priv(dev);
1426         int i;
1427         struct sk_buff *skb;
1428         struct bufdesc  *bdp;
1429
1430         bdp = fep->rx_bd_base;
1431         for (i = 0; i < RX_RING_SIZE; i++) {
1432                 skb = dev_alloc_skb(FEC_ENET_RX_FRSIZE);
1433                 if (!skb) {
1434                         fec_enet_free_buffers(dev);
1435                         return -ENOMEM;
1436                 }
1437                 fep->rx_skbuff[i] = skb;
1438
1439                 bdp->cbd_bufaddr = dma_map_single(&dev->dev, skb->data,
1440                                 FEC_ENET_RX_FRSIZE, DMA_FROM_DEVICE);
1441                 bdp->cbd_sc = BD_ENET_RX_EMPTY;
1442                 bdp++;
1443         }
1444
1445         /* Set the last buffer to wrap. */
1446         bdp--;
1447         bdp->cbd_sc |= BD_SC_WRAP;
1448
1449         bdp = fep->tx_bd_base;
1450         for (i = 0; i < TX_RING_SIZE; i++) {
1451                 fep->tx_bounce[i] = kmalloc(FEC_ENET_TX_FRSIZE, GFP_KERNEL);
1452
1453                 bdp->cbd_sc = 0;
1454                 bdp->cbd_bufaddr = 0;
1455                 bdp++;
1456         }
1457
1458         /* Set the last buffer to wrap. */
1459         bdp--;
1460         bdp->cbd_sc |= BD_SC_WRAP;
1461
1462         return 0;
1463 }
1464
1465 static int
1466 fec_enet_open(struct net_device *dev)
1467 {
1468         struct fec_enet_private *fep = netdev_priv(dev);
1469         int ret;
1470
1471         /* I should reset the ring buffers here, but I don't yet know
1472          * a simple way to do that.
1473          */
1474
1475         ret = fec_enet_alloc_buffers(dev);
1476         if (ret)
1477                 return ret;
1478
1479         fep->sequence_done = 0;
1480         fep->link = 0;
1481
1482         fec_restart(dev, 1);
1483
1484         if (fep->phy) {
1485                 mii_do_cmd(dev, fep->phy->ack_int);
1486                 mii_do_cmd(dev, fep->phy->config);
1487                 mii_do_cmd(dev, phy_cmd_config);  /* display configuration */
1488
1489                 /* Poll until the PHY tells us its configuration
1490                  * (not link state).
1491                  * Request is initiated by mii_do_cmd above, but answer
1492                  * comes by interrupt.
1493                  * This should take about 25 usec per register at 2.5 MHz,
1494                  * and we read approximately 5 registers.
1495                  */
1496                 while(!fep->sequence_done)
1497                         schedule();
1498
1499                 mii_do_cmd(dev, fep->phy->startup);
1500         }
1501
1502         /* Set the initial link state to true. A lot of hardware
1503          * based on this device does not implement a PHY interrupt,
1504          * so we are never notified of link change.
1505          */
1506         fep->link = 1;
1507
1508         netif_start_queue(dev);
1509         fep->opened = 1;
1510         return 0;
1511 }
1512
1513 static int
1514 fec_enet_close(struct net_device *dev)
1515 {
1516         struct fec_enet_private *fep = netdev_priv(dev);
1517
1518         /* Don't know what to do yet. */
1519         fep->opened = 0;
1520         netif_stop_queue(dev);
1521         fec_stop(dev);
1522
1523         fec_enet_free_buffers(dev);
1524
1525         return 0;
1526 }
1527
1528 /* Set or clear the multicast filter for this adaptor.
1529  * Skeleton taken from sunlance driver.
1530  * The CPM Ethernet implementation allows Multicast as well as individual
1531  * MAC address filtering.  Some of the drivers check to make sure it is
1532  * a group multicast address, and discard those that are not.  I guess I
1533  * will do the same for now, but just remove the test if you want
1534  * individual filtering as well (do the upper net layers want or support
1535  * this kind of feature?).
1536  */
1537
1538 #define HASH_BITS       6               /* #bits in hash */
1539 #define CRC32_POLY      0xEDB88320
1540
1541 static void set_multicast_list(struct net_device *dev)
1542 {
1543         struct fec_enet_private *fep = netdev_priv(dev);
1544         struct dev_mc_list *dmi;
1545         unsigned int i, j, bit, data, crc, tmp;
1546         unsigned char hash;
1547
1548         if (dev->flags & IFF_PROMISC) {
1549                 tmp = readl(fep->hwp + FEC_R_CNTRL);
1550                 tmp |= 0x8;
1551                 writel(tmp, fep->hwp + FEC_R_CNTRL);
1552                 return;
1553         }
1554
1555         tmp = readl(fep->hwp + FEC_R_CNTRL);
1556         tmp &= ~0x8;
1557         writel(tmp, fep->hwp + FEC_R_CNTRL);
1558
1559         if (dev->flags & IFF_ALLMULTI) {
1560                 /* Catch all multicast addresses, so set the
1561                  * filter to all 1's
1562                  */
1563                 writel(0xffffffff, fep->hwp + FEC_GRP_HASH_TABLE_HIGH);
1564                 writel(0xffffffff, fep->hwp + FEC_GRP_HASH_TABLE_LOW);
1565
1566                 return;
1567         }
1568
1569         /* Clear filter and add the addresses in hash register
1570          */
1571         writel(0, fep->hwp + FEC_GRP_HASH_TABLE_HIGH);
1572         writel(0, fep->hwp + FEC_GRP_HASH_TABLE_LOW);
1573
1574         dmi = dev->mc_list;
1575
1576         for (j = 0; j < dev->mc_count; j++, dmi = dmi->next) {
1577                 /* Only support group multicast for now */
1578                 if (!(dmi->dmi_addr[0] & 1))
1579                         continue;
1580
1581                 /* calculate crc32 value of mac address */
1582                 crc = 0xffffffff;
1583
1584                 for (i = 0; i < dmi->dmi_addrlen; i++) {
1585                         data = dmi->dmi_addr[i];
1586                         for (bit = 0; bit < 8; bit++, data >>= 1) {
1587                                 crc = (crc >> 1) ^
1588                                 (((crc ^ data) & 1) ? CRC32_POLY : 0);
1589                         }
1590                 }
1591
1592                 /* only upper 6 bits (HASH_BITS) are used
1593                  * which point to specific bit in he hash registers
1594                  */
1595                 hash = (crc >> (32 - HASH_BITS)) & 0x3f;
1596
1597                 if (hash > 31) {
1598                         tmp = readl(fep->hwp + FEC_GRP_HASH_TABLE_HIGH);
1599                         tmp |= 1 << (hash - 32);
1600                         writel(tmp, fep->hwp + FEC_GRP_HASH_TABLE_HIGH);
1601                 } else {
1602                         tmp = readl(fep->hwp + FEC_GRP_HASH_TABLE_LOW);
1603                         tmp |= 1 << hash;
1604                         writel(tmp, fep->hwp + FEC_GRP_HASH_TABLE_LOW);
1605                 }
1606         }
1607 }
1608
1609 /* Set a MAC change in hardware. */
1610 static int
1611 fec_set_mac_address(struct net_device *dev, void *p)
1612 {
1613         struct fec_enet_private *fep = netdev_priv(dev);
1614         struct sockaddr *addr = p;
1615
1616         if (!is_valid_ether_addr(addr->sa_data))
1617                 return -EADDRNOTAVAIL;
1618
1619         memcpy(dev->dev_addr, addr->sa_data, dev->addr_len);
1620
1621         writel(dev->dev_addr[3] | (dev->dev_addr[2] << 8) |
1622                 (dev->dev_addr[1] << 16) | (dev->dev_addr[0] << 24),
1623                 fep->hwp + FEC_ADDR_LOW);
1624         writel((dev->dev_addr[5] << 16) | (dev->dev_addr[4] << 24),
1625                 fep + FEC_ADDR_HIGH);
1626         return 0;
1627 }
1628
1629 static const struct net_device_ops fec_netdev_ops = {
1630         .ndo_open               = fec_enet_open,
1631         .ndo_stop               = fec_enet_close,
1632         .ndo_start_xmit         = fec_enet_start_xmit,
1633         .ndo_set_multicast_list = set_multicast_list,
1634         .ndo_change_mtu         = eth_change_mtu,
1635         .ndo_validate_addr      = eth_validate_addr,
1636         .ndo_tx_timeout         = fec_timeout,
1637         .ndo_set_mac_address    = fec_set_mac_address,
1638 };
1639
1640  /*
1641   * XXX:  We need to clean up on failure exits here.
1642   *
1643   * index is only used in legacy code
1644   */
1645 int __init fec_enet_init(struct net_device *dev, int index)
1646 {
1647         struct fec_enet_private *fep = netdev_priv(dev);
1648         struct bufdesc *cbd_base;
1649         int i;
1650
1651         /* Allocate memory for buffer descriptors. */
1652         cbd_base = dma_alloc_coherent(NULL, PAGE_SIZE, &fep->bd_dma,
1653                         GFP_KERNEL);
1654         if (!cbd_base) {
1655                 printk("FEC: allocate descriptor memory failed?\n");
1656                 return -ENOMEM;
1657         }
1658
1659         spin_lock_init(&fep->hw_lock);
1660         spin_lock_init(&fep->mii_lock);
1661
1662         fep->index = index;
1663         fep->hwp = (void __iomem *)dev->base_addr;
1664         fep->netdev = dev;
1665
1666         /* Set the Ethernet address */
1667 #ifdef CONFIG_M5272
1668         fec_get_mac(dev);
1669 #else
1670         {
1671                 unsigned long l;
1672                 l = readl(fep->hwp + FEC_ADDR_LOW);
1673                 dev->dev_addr[0] = (unsigned char)((l & 0xFF000000) >> 24);
1674                 dev->dev_addr[1] = (unsigned char)((l & 0x00FF0000) >> 16);
1675                 dev->dev_addr[2] = (unsigned char)((l & 0x0000FF00) >> 8);
1676                 dev->dev_addr[3] = (unsigned char)((l & 0x000000FF) >> 0);
1677                 l = readl(fep->hwp + FEC_ADDR_HIGH);
1678                 dev->dev_addr[4] = (unsigned char)((l & 0xFF000000) >> 24);
1679                 dev->dev_addr[5] = (unsigned char)((l & 0x00FF0000) >> 16);
1680         }
1681 #endif
1682
1683         /* Set receive and transmit descriptor base. */
1684         fep->rx_bd_base = cbd_base;
1685         fep->tx_bd_base = cbd_base + RX_RING_SIZE;
1686
1687 #ifdef HAVE_mii_link_interrupt
1688         fec_request_mii_intr(dev);
1689 #endif
1690         /* The FEC Ethernet specific entries in the device structure */
1691         dev->watchdog_timeo = TX_TIMEOUT;
1692         dev->netdev_ops = &fec_netdev_ops;
1693
1694         for (i=0; i<NMII-1; i++)
1695                 mii_cmds[i].mii_next = &mii_cmds[i+1];
1696         mii_free = mii_cmds;
1697
1698         /* Set MII speed to 2.5 MHz */
1699         fep->phy_speed = ((((clk_get_rate(fep->clk) / 2 + 4999999)
1700                                         / 2500000) / 2) & 0x3F) << 1;
1701         fec_restart(dev, 0);
1702
1703         /* Queue up command to detect the PHY and initialize the
1704          * remainder of the interface.
1705          */
1706         fep->phy_id_done = 0;
1707         fep->phy_addr = 0;
1708         mii_queue(dev, mk_mii_read(MII_REG_PHYIR1), mii_discover_phy);
1709
1710         return 0;
1711 }
1712
1713 /* This function is called to start or restart the FEC during a link
1714  * change.  This only happens when switching between half and full
1715  * duplex.
1716  */
1717 static void
1718 fec_restart(struct net_device *dev, int duplex)
1719 {
1720         struct fec_enet_private *fep = netdev_priv(dev);
1721         struct bufdesc *bdp;
1722         int i;
1723
1724         /* Whack a reset.  We should wait for this. */
1725         writel(1, fep->hwp + FEC_ECNTRL);
1726         udelay(10);
1727
1728         /* Clear any outstanding interrupt. */
1729         writel(0xffc00000, fep->hwp + FEC_IEVENT);
1730
1731         /* Reset all multicast. */
1732         writel(0, fep->hwp + FEC_GRP_HASH_TABLE_HIGH);
1733         writel(0, fep->hwp + FEC_GRP_HASH_TABLE_LOW);
1734 #ifndef CONFIG_M5272
1735         writel(0, fep->hwp + FEC_HASH_TABLE_HIGH);
1736         writel(0, fep->hwp + FEC_HASH_TABLE_LOW);
1737 #endif
1738
1739         /* Set maximum receive buffer size. */
1740         writel(PKT_MAXBLR_SIZE, fep->hwp + FEC_R_BUFF_SIZE);
1741
1742         /* Set receive and transmit descriptor base. */
1743         writel(fep->bd_dma, fep->hwp + FEC_R_DES_START);
1744         writel((unsigned long)fep->bd_dma + sizeof(struct bufdesc) * RX_RING_SIZE,
1745                         fep->hwp + FEC_X_DES_START);
1746
1747         fep->dirty_tx = fep->cur_tx = fep->tx_bd_base;
1748         fep->cur_rx = fep->rx_bd_base;
1749
1750         /* Reset SKB transmit buffers. */
1751         fep->skb_cur = fep->skb_dirty = 0;
1752         for (i = 0; i <= TX_RING_MOD_MASK; i++) {
1753                 if (fep->tx_skbuff[i]) {
1754                         dev_kfree_skb_any(fep->tx_skbuff[i]);
1755                         fep->tx_skbuff[i] = NULL;
1756                 }
1757         }
1758
1759         /* Initialize the receive buffer descriptors. */
1760         bdp = fep->rx_bd_base;
1761         for (i = 0; i < RX_RING_SIZE; i++) {
1762
1763                 /* Initialize the BD for every fragment in the page. */
1764                 bdp->cbd_sc = BD_ENET_RX_EMPTY;
1765                 bdp++;
1766         }
1767
1768         /* Set the last buffer to wrap */
1769         bdp--;
1770         bdp->cbd_sc |= BD_SC_WRAP;
1771
1772         /* ...and the same for transmit */
1773         bdp = fep->tx_bd_base;
1774         for (i = 0; i < TX_RING_SIZE; i++) {
1775
1776                 /* Initialize the BD for every fragment in the page. */
1777                 bdp->cbd_sc = 0;
1778                 bdp->cbd_bufaddr = 0;
1779                 bdp++;
1780         }
1781
1782         /* Set the last buffer to wrap */
1783         bdp--;
1784         bdp->cbd_sc |= BD_SC_WRAP;
1785
1786         /* Enable MII mode */
1787         if (duplex) {
1788                 /* MII enable / FD enable */
1789                 writel(OPT_FRAME_SIZE | 0x04, fep->hwp + FEC_R_CNTRL);
1790                 writel(0x04, fep->hwp + FEC_X_CNTRL);
1791         } else {
1792                 /* MII enable / No Rcv on Xmit */
1793                 writel(OPT_FRAME_SIZE | 0x06, fep->hwp + FEC_R_CNTRL);
1794                 writel(0x0, fep->hwp + FEC_X_CNTRL);
1795         }
1796         fep->full_duplex = duplex;
1797
1798         /* Set MII speed */
1799         writel(fep->phy_speed, fep->hwp + FEC_MII_SPEED);
1800
1801         /* And last, enable the transmit and receive processing */
1802         writel(2, fep->hwp + FEC_ECNTRL);
1803         writel(0, fep->hwp + FEC_R_DES_ACTIVE);
1804
1805         /* Enable interrupts we wish to service */
1806         writel(FEC_ENET_TXF | FEC_ENET_RXF | FEC_ENET_MII,
1807                         fep->hwp + FEC_IMASK);
1808 }
1809
1810 static void
1811 fec_stop(struct net_device *dev)
1812 {
1813         struct fec_enet_private *fep = netdev_priv(dev);
1814
1815         /* We cannot expect a graceful transmit stop without link !!! */
1816         if (fep->link) {
1817                 writel(1, fep->hwp + FEC_X_CNTRL); /* Graceful transmit stop */
1818                 udelay(10);
1819                 if (!(readl(fep->hwp + FEC_IEVENT) & FEC_ENET_GRA))
1820                         printk("fec_stop : Graceful transmit stop did not complete !\n");
1821         }
1822
1823         /* Whack a reset.  We should wait for this. */
1824         writel(1, fep->hwp + FEC_ECNTRL);
1825         udelay(10);
1826
1827         /* Clear outstanding MII command interrupts. */
1828         writel(FEC_ENET_MII, fep->hwp + FEC_IEVENT);
1829
1830         writel(FEC_ENET_MII, fep->hwp + FEC_IMASK);
1831         writel(fep->phy_speed, fep->hwp + FEC_MII_SPEED);
1832 }
1833
1834 static int __devinit
1835 fec_probe(struct platform_device *pdev)
1836 {
1837         struct fec_enet_private *fep;
1838         struct net_device *ndev;
1839         int i, irq, ret = 0;
1840         struct resource *r;
1841
1842         r = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1843         if (!r)
1844                 return -ENXIO;
1845
1846         r = request_mem_region(r->start, resource_size(r), pdev->name);
1847         if (!r)
1848                 return -EBUSY;
1849
1850         /* Init network device */
1851         ndev = alloc_etherdev(sizeof(struct fec_enet_private));
1852         if (!ndev)
1853                 return -ENOMEM;
1854
1855         SET_NETDEV_DEV(ndev, &pdev->dev);
1856
1857         /* setup board info structure */
1858         fep = netdev_priv(ndev);
1859         memset(fep, 0, sizeof(*fep));
1860
1861         ndev->base_addr = (unsigned long)ioremap(r->start, resource_size(r));
1862
1863         if (!ndev->base_addr) {
1864                 ret = -ENOMEM;
1865                 goto failed_ioremap;
1866         }
1867
1868         platform_set_drvdata(pdev, ndev);
1869
1870         /* This device has up to three irqs on some platforms */
1871         for (i = 0; i < 3; i++) {
1872                 irq = platform_get_irq(pdev, i);
1873                 if (i && irq < 0)
1874                         break;
1875                 ret = request_irq(irq, fec_enet_interrupt, IRQF_DISABLED, pdev->name, ndev);
1876                 if (ret) {
1877                         while (i >= 0) {
1878                                 irq = platform_get_irq(pdev, i);
1879                                 free_irq(irq, ndev);
1880                                 i--;
1881                         }
1882                         goto failed_irq;
1883                 }
1884         }
1885
1886         fep->clk = clk_get(&pdev->dev, "fec_clk");
1887         if (IS_ERR(fep->clk)) {
1888                 ret = PTR_ERR(fep->clk);
1889                 goto failed_clk;
1890         }
1891         clk_enable(fep->clk);
1892
1893         ret = fec_enet_init(ndev, 0);
1894         if (ret)
1895                 goto failed_init;
1896
1897         ret = register_netdev(ndev);
1898         if (ret)
1899                 goto failed_register;
1900
1901         return 0;
1902
1903 failed_register:
1904 failed_init:
1905         clk_disable(fep->clk);
1906         clk_put(fep->clk);
1907 failed_clk:
1908         for (i = 0; i < 3; i++) {
1909                 irq = platform_get_irq(pdev, i);
1910                 if (irq > 0)
1911                         free_irq(irq, ndev);
1912         }
1913 failed_irq:
1914         iounmap((void __iomem *)ndev->base_addr);
1915 failed_ioremap:
1916         free_netdev(ndev);
1917
1918         return ret;
1919 }
1920
1921 static int __devexit
1922 fec_drv_remove(struct platform_device *pdev)
1923 {
1924         struct net_device *ndev = platform_get_drvdata(pdev);
1925         struct fec_enet_private *fep = netdev_priv(ndev);
1926
1927         platform_set_drvdata(pdev, NULL);
1928
1929         fec_stop(ndev);
1930         clk_disable(fep->clk);
1931         clk_put(fep->clk);
1932         iounmap((void __iomem *)ndev->base_addr);
1933         unregister_netdev(ndev);
1934         free_netdev(ndev);
1935         return 0;
1936 }
1937
1938 static int
1939 fec_suspend(struct platform_device *dev, pm_message_t state)
1940 {
1941         struct net_device *ndev = platform_get_drvdata(dev);
1942         struct fec_enet_private *fep;
1943
1944         if (ndev) {
1945                 fep = netdev_priv(ndev);
1946                 if (netif_running(ndev)) {
1947                         netif_device_detach(ndev);
1948                         fec_stop(ndev);
1949                 }
1950         }
1951         return 0;
1952 }
1953
1954 static int
1955 fec_resume(struct platform_device *dev)
1956 {
1957         struct net_device *ndev = platform_get_drvdata(dev);
1958
1959         if (ndev) {
1960                 if (netif_running(ndev)) {
1961                         fec_enet_init(ndev, 0);
1962                         netif_device_attach(ndev);
1963                 }
1964         }
1965         return 0;
1966 }
1967
1968 static struct platform_driver fec_driver = {
1969         .driver = {
1970                 .name    = "fec",
1971                 .owner   = THIS_MODULE,
1972         },
1973         .probe   = fec_probe,
1974         .remove  = __devexit_p(fec_drv_remove),
1975         .suspend = fec_suspend,
1976         .resume  = fec_resume,
1977 };
1978
1979 static int __init
1980 fec_enet_module_init(void)
1981 {
1982         printk(KERN_INFO "FEC Ethernet Driver\n");
1983
1984         return platform_driver_register(&fec_driver);
1985 }
1986
1987 static void __exit
1988 fec_enet_cleanup(void)
1989 {
1990         platform_driver_unregister(&fec_driver);
1991 }
1992
1993 module_exit(fec_enet_cleanup);
1994 module_init(fec_enet_module_init);
1995
1996 MODULE_LICENSE("GPL");