arch/x86/kernel/amd_iommu_init.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/acpi.h>
  22 #include <linux/gfp.h>
  23 #include <linux/list.h>
  24 #include <linux/sysdev.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/msi.h>
  27 #include <asm/pci-direct.h>
  28 #include <asm/amd_iommu_types.h>
  29 #include <asm/amd_iommu.h>
  30 #include <asm/iommu.h>
  31 #include <asm/gart.h>
  32
  33 /*
  34  * definitions for the ACPI scanning code
  35  */
  36 #define IVRS_HEADER_LENGTH 48
  37
  38 #define ACPI_IVHD_TYPE                  0x10
  39 #define ACPI_IVMD_TYPE_ALL              0x20
  40 #define ACPI_IVMD_TYPE                  0x21
  41 #define ACPI_IVMD_TYPE_RANGE            0x22
  42
  43 #define IVHD_DEV_ALL                    0x01
  44 #define IVHD_DEV_SELECT                 0x02
  45 #define IVHD_DEV_SELECT_RANGE_START     0x03
  46 #define IVHD_DEV_RANGE_END              0x04
  47 #define IVHD_DEV_ALIAS                  0x42
  48 #define IVHD_DEV_ALIAS_RANGE            0x43
  49 #define IVHD_DEV_EXT_SELECT             0x46
  50 #define IVHD_DEV_EXT_SELECT_RANGE       0x47
  51
  52 #define IVHD_FLAG_HT_TUN_EN_MASK        0x01
  53 #define IVHD_FLAG_PASSPW_EN_MASK        0x02
  54 #define IVHD_FLAG_RESPASSPW_EN_MASK     0x04
  55 #define IVHD_FLAG_ISOC_EN_MASK          0x08
  56
  57 #define IVMD_FLAG_EXCL_RANGE            0x08
  58 #define IVMD_FLAG_UNITY_MAP             0x01
  59
  60 #define ACPI_DEVFLAG_INITPASS           0x01
  61 #define ACPI_DEVFLAG_EXTINT             0x02
  62 #define ACPI_DEVFLAG_NMI                0x04
  63 #define ACPI_DEVFLAG_SYSMGT1            0x10
  64 #define ACPI_DEVFLAG_SYSMGT2            0x20
  65 #define ACPI_DEVFLAG_LINT0              0x40
  66 #define ACPI_DEVFLAG_LINT1              0x80
  67 #define ACPI_DEVFLAG_ATSDIS             0x10000000
  68
  69 /*
  70  * ACPI table definitions
  71  *
  72  * These data structures are laid over the table to parse the important values
  73  * out of it.
  74  */
  75
  76 /*
  77  * structure describing one IOMMU in the ACPI table. Typically followed by one
  78  * or more ivhd_entrys.
  79  */
  80 struct ivhd_header {
  81         u8 type;
  82         u8 flags;
  83         u16 length;
  84         u16 devid;
  85         u16 cap_ptr;
  86         u64 mmio_phys;
  87         u16 pci_seg;
  88         u16 info;
  89         u32 reserved;
  90 } __attribute__((packed));
  91
  92 /*
  93  * A device entry describing which devices a specific IOMMU translates and
  94  * which requestor ids they use.
  95  */
  96 struct ivhd_entry {
  97         u8 type;
  98         u16 devid;
  99         u8 flags;
 100         u32 ext;
 101 } __attribute__((packed));
 102
 103 /*
 104  * An AMD IOMMU memory definition structure. It defines things like exclusion
 105  * ranges for devices and regions that should be unity mapped.
 106  */
 107 struct ivmd_header {
 108         u8 type;
 109         u8 flags;
 110         u16 length;
 111         u16 devid;
 112         u16 aux;
 113         u64 resv;
 114         u64 range_start;
 115         u64 range_length;
 116 } __attribute__((packed));
 117
 118 bool amd_iommu_dump;
 119
 120 static int __initdata amd_iommu_detected;
 121
 122 u16 amd_iommu_last_bdf;                 /* largest PCI device id we have
 123                                            to handle */
 124 LIST_HEAD(amd_iommu_unity_map);         /* a list of required unity mappings
 125                                            we find in ACPI */
 126 #ifdef CONFIG_IOMMU_STRESS
 127 bool amd_iommu_isolate = false;
 128 #else
 129 bool amd_iommu_isolate = true;          /* if true, device isolation is
 130                                            enabled */
 131 #endif
 132
 133 bool amd_iommu_unmap_flush;             /* if true, flush on every unmap */
 134
 135 LIST_HEAD(amd_iommu_list);              /* list of all AMD IOMMUs in the
 136                                            system */
 137
 138 /*
 139  * Pointer to the device table which is shared by all AMD IOMMUs
 140  * it is indexed by the PCI device id or the HT unit id and contains
 141  * information about the domain the device belongs to as well as the
 142  * page table root pointer.
 143  */
 144 struct dev_table_entry *amd_iommu_dev_table;
 145
 146 /*
 147  * The alias table is a driver specific data structure which contains the
 148  * mappings of the PCI device ids to the actual requestor ids on the IOMMU.
 149  * More than one device can share the same requestor id.
 150  */
 151 u16 *amd_iommu_alias_table;
 152
 153 /*
 154  * The rlookup table is used to find the IOMMU which is responsible
 155  * for a specific device. It is also indexed by the PCI device id.
 156  */
 157 struct amd_iommu **amd_iommu_rlookup_table;
 158
 159 /*
 160  * The pd table (protection domain table) is used to find the protection domain
 161  * data structure a device belongs to. Indexed with the PCI device id too.
 162  */
 163 struct protection_domain **amd_iommu_pd_table;
 164
 165 /*
 166  * AMD IOMMU allows up to 2^16 differend protection domains. This is a bitmap
 167  * to know which ones are already in use.
 168  */
 169 unsigned long *amd_iommu_pd_alloc_bitmap;
 170
 171 static u32 dev_table_size;      /* size of the device table */
 172 static u32 alias_table_size;    /* size of the alias table */
 173 static u32 rlookup_table_size;  /* size if the rlookup table */
 174
 175 static inline void update_last_devid(u16 devid)
 176 {
 177         if (devid > amd_iommu_last_bdf)
 178                 amd_iommu_last_bdf = devid;
 179 }
 180
 181 static inline unsigned long tbl_size(int entry_size)
 182 {
 183         unsigned shift = PAGE_SHIFT +
 184                          get_order(((int)amd_iommu_last_bdf + 1) * entry_size);
 185
 186         return 1UL << shift;
 187 }
 188
 189 /****************************************************************************
 190  *
 191  * AMD IOMMU MMIO register space handling functions
 192  *
 193  * These functions are used to program the IOMMU device registers in
 194  * MMIO space required for that driver.
 195  *
 196  ****************************************************************************/
 197
 198 /*
 199  * This function set the exclusion range in the IOMMU. DMA accesses to the
 200  * exclusion range are passed through untranslated
 201  */
 202 static void iommu_set_exclusion_range(struct amd_iommu *iommu)
 203 {
 204         u64 start = iommu->exclusion_start & PAGE_MASK;
 205         u64 limit = (start + iommu->exclusion_length) & PAGE_MASK;
 206         u64 entry;
 207
 208         if (!iommu->exclusion_start)
 209                 return;
 210
 211         entry = start | MMIO_EXCL_ENABLE_MASK;
 212         memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,
 213                         &entry, sizeof(entry));
 214
 215         entry = limit;
 216         memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,
 217                         &entry, sizeof(entry));
 218 }
 219
 220 /* Programs the physical address of the device table into the IOMMU hardware */
 221 static void __init iommu_set_device_table(struct amd_iommu *iommu)
 222 {
 223         u64 entry;
 224
 225         BUG_ON(iommu->mmio_base == NULL);
 226
 227         entry = virt_to_phys(amd_iommu_dev_table);
 228         entry |= (dev_table_size >> 12) - 1;
 229         memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,
 230                         &entry, sizeof(entry));
 231 }
 232
 233 /* Generic functions to enable/disable certain features of the IOMMU. */
 234 static void iommu_feature_enable(struct amd_iommu *iommu, u8 bit)
 235 {
 236         u32 ctrl;
 237
 238         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 239         ctrl |= (1 << bit);
 240         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 241 }
 242
 243 static void __init iommu_feature_disable(struct amd_iommu *iommu, u8 bit)
 244 {
 245         u32 ctrl;
 246
 247         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 248         ctrl &= ~(1 << bit);
 249         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 250 }
 251
 252 /* Function to enable the hardware */
 253 static void iommu_enable(struct amd_iommu *iommu)
 254 {
 255         printk(KERN_INFO "AMD IOMMU: Enabling IOMMU at %s cap 0x%hx\n",
 256                dev_name(&iommu->dev->dev), iommu->cap_ptr);
 257
 258         iommu_feature_enable(iommu, CONTROL_IOMMU_EN);
 259 }
 260
 261 static void iommu_disable(struct amd_iommu *iommu)
 262 {
 263         /* Disable command buffer */
 264         iommu_feature_disable(iommu, CONTROL_CMDBUF_EN);
 265
 266         /* Disable event logging and event interrupts */
 267         iommu_feature_disable(iommu, CONTROL_EVT_INT_EN);
 268         iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN);
 269
 270         /* Disable IOMMU hardware itself */
 271         iommu_feature_disable(iommu, CONTROL_IOMMU_EN);
 272 }
 273
 274 /*
 275  * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in
 276  * the system has one.
 277  */
 278 static u8 * __init iommu_map_mmio_space(u64 address)
 279 {
 280         u8 *ret;
 281
 282         if (!request_mem_region(address, MMIO_REGION_LENGTH, "amd_iommu"))
 283                 return NULL;
 284
 285         ret = ioremap_nocache(address, MMIO_REGION_LENGTH);
 286         if (ret != NULL)
 287                 return ret;
 288
 289         release_mem_region(address, MMIO_REGION_LENGTH);
 290
 291         return NULL;
 292 }
 293
 294 static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu)
 295 {
 296         if (iommu->mmio_base)
 297                 iounmap(iommu->mmio_base);
 298         release_mem_region(iommu->mmio_phys, MMIO_REGION_LENGTH);
 299 }
 300
 301 /****************************************************************************
 302  *
 303  * The functions below belong to the first pass of AMD IOMMU ACPI table
 304  * parsing. In this pass we try to find out the highest device id this
 305  * code has to handle. Upon this information the size of the shared data
 306  * structures is determined later.
 307  *
 308  ****************************************************************************/
 309
 310 /*
 311  * This function calculates the length of a given IVHD entry
 312  */
 313 static inline int ivhd_entry_length(u8 *ivhd)
 314 {
 315         return 0x04 << (*ivhd >> 6);
 316 }
 317
 318 /*
 319  * This function reads the last device id the IOMMU has to handle from the PCI
 320  * capability header for this IOMMU
 321  */
 322 static int __init find_last_devid_on_pci(int bus, int dev, int fn, int cap_ptr)
 323 {
 324         u32 cap;
 325
 326         cap = read_pci_config(bus, dev, fn, cap_ptr+MMIO_RANGE_OFFSET);
 327         update_last_devid(calc_devid(MMIO_GET_BUS(cap), MMIO_GET_LD(cap)));
 328
 329         return 0;
 330 }
 331
 332 /*
 333  * After reading the highest device id from the IOMMU PCI capability header
 334  * this function looks if there is a higher device id defined in the ACPI table
 335  */
 336 static int __init find_last_devid_from_ivhd(struct ivhd_header *h)
 337 {
 338         u8 *p = (void *)h, *end = (void *)h;
 339         struct ivhd_entry *dev;
 340
 341         p += sizeof(*h);
 342         end += h->length;
 343
 344         find_last_devid_on_pci(PCI_BUS(h->devid),
 345                         PCI_SLOT(h->devid),
 346                         PCI_FUNC(h->devid),
 347                         h->cap_ptr);
 348
 349         while (p < end) {
 350                 dev = (struct ivhd_entry *)p;
 351                 switch (dev->type) {
 352                 case IVHD_DEV_SELECT:
 353                 case IVHD_DEV_RANGE_END:
 354                 case IVHD_DEV_ALIAS:
 355                 case IVHD_DEV_EXT_SELECT:
 356                         /* all the above subfield types refer to device ids */
 357                         update_last_devid(dev->devid);
 358                         break;
 359                 default:
 360                         break;
 361                 }
 362                 p += ivhd_entry_length(p);
 363         }
 364
 365         WARN_ON(p != end);
 366
 367         return 0;
 368 }
 369
 370 /*
 371  * Iterate over all IVHD entries in the ACPI table and find the highest device
 372  * id which we need to handle. This is the first of three functions which parse
 373  * the ACPI table. So we check the checksum here.
 374  */
 375 static int __init find_last_devid_acpi(struct acpi_table_header *table)
 376 {
 377         int i;
 378         u8 checksum = 0, *p = (u8 *)table, *end = (u8 *)table;
 379         struct ivhd_header *h;
 380
 381         /*
 382          * Validate checksum here so we don't need to do it when
 383          * we actually parse the table
 384          */
 385         for (i = 0; i < table->length; ++i)
 386                 checksum += p[i];
 387         if (checksum != 0)
 388                 /* ACPI table corrupt */
 389                 return -ENODEV;
 390
 391         p += IVRS_HEADER_LENGTH;
 392
 393         end += table->length;
 394         while (p < end) {
 395                 h = (struct ivhd_header *)p;
 396                 switch (h->type) {
 397                 case ACPI_IVHD_TYPE:
 398                         find_last_devid_from_ivhd(h);
 399                         break;
 400                 default:
 401                         break;
 402                 }
 403                 p += h->length;
 404         }
 405         WARN_ON(p != end);
 406
 407         return 0;
 408 }
 409
 410 /****************************************************************************
 411  *
 412  * The following functions belong the the code path which parses the ACPI table
 413  * the second time. In this ACPI parsing iteration we allocate IOMMU specific
 414  * data structures, initialize the device/alias/rlookup table and also
 415  * basically initialize the hardware.
 416  *
 417  ****************************************************************************/
 418
 419 /*
 420  * Allocates the command buffer. This buffer is per AMD IOMMU. We can
 421  * write commands to that buffer later and the IOMMU will execute them
 422  * asynchronously
 423  */
 424 static u8 * __init alloc_command_buffer(struct amd_iommu *iommu)
 425 {
 426         u8 *cmd_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 427                         get_order(CMD_BUFFER_SIZE));
 428
 429         if (cmd_buf == NULL)
 430                 return NULL;
 431
 432         iommu->cmd_buf_size = CMD_BUFFER_SIZE;
 433
 434         return cmd_buf;
 435 }
 436
 437 /*
 438  * This function writes the command buffer address to the hardware and
 439  * enables it.
 440  */
 441 static void iommu_enable_command_buffer(struct amd_iommu *iommu)
 442 {
 443         u64 entry;
 444
 445         BUG_ON(iommu->cmd_buf == NULL);
 446
 447         entry = (u64)virt_to_phys(iommu->cmd_buf);
 448         entry |= MMIO_CMD_SIZE_512;
 449
 450         memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,
 451                     &entry, sizeof(entry));
 452
 453         /* set head and tail to zero manually */
 454         writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 455         writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 456
 457         iommu_feature_enable(iommu, CONTROL_CMDBUF_EN);
 458 }
 459
 460 static void __init free_command_buffer(struct amd_iommu *iommu)
 461 {
 462         free_pages((unsigned long)iommu->cmd_buf,
 463                    get_order(iommu->cmd_buf_size));
 464 }
 465
 466 /* allocates the memory where the IOMMU will log its events to */
 467 static u8 * __init alloc_event_buffer(struct amd_iommu *iommu)
 468 {
 469         iommu->evt_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 470                                                 get_order(EVT_BUFFER_SIZE));
 471
 472         if (iommu->evt_buf == NULL)
 473                 return NULL;
 474
 475         return iommu->evt_buf;
 476 }
 477
 478 static void iommu_enable_event_buffer(struct amd_iommu *iommu)
 479 {
 480         u64 entry;
 481
 482         BUG_ON(iommu->evt_buf == NULL);
 483
 484         entry = (u64)virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK;
 485
 486         memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET,
 487                     &entry, sizeof(entry));
 488
 489         iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN);
 490 }
 491
 492 static void __init free_event_buffer(struct amd_iommu *iommu)
 493 {
 494         free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE));
 495 }
 496
 497 /* sets a specific bit in the device table entry. */
 498 static void set_dev_entry_bit(u16 devid, u8 bit)
 499 {
 500         int i = (bit >> 5) & 0x07;
 501         int _bit = bit & 0x1f;
 502
 503         amd_iommu_dev_table[devid].data[i] |= (1 << _bit);
 504 }
 505
 506 /* Writes the specific IOMMU for a device into the rlookup table */
 507 static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid)
 508 {
 509         amd_iommu_rlookup_table[devid] = iommu;
 510 }
 511
 512 /*
 513  * This function takes the device specific flags read from the ACPI
 514  * table and sets up the device table entry with that information
 515  */
 516 static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu,
 517                                            u16 devid, u32 flags, u32 ext_flags)
 518 {
 519         if (flags & ACPI_DEVFLAG_INITPASS)
 520                 set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS);
 521         if (flags & ACPI_DEVFLAG_EXTINT)
 522                 set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS);
 523         if (flags & ACPI_DEVFLAG_NMI)
 524                 set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS);
 525         if (flags & ACPI_DEVFLAG_SYSMGT1)
 526                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1);
 527         if (flags & ACPI_DEVFLAG_SYSMGT2)
 528                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2);
 529         if (flags & ACPI_DEVFLAG_LINT0)
 530                 set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS);
 531         if (flags & ACPI_DEVFLAG_LINT1)
 532                 set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS);
 533
 534         set_iommu_for_device(iommu, devid);
 535 }
 536
 537 /*
 538  * Reads the device exclusion range from ACPI and initialize IOMMU with
 539  * it
 540  */
 541 static void __init set_device_exclusion_range(u16 devid, struct ivmd_header *m)
 542 {
 543         struct amd_iommu *iommu = amd_iommu_rlookup_table[devid];
 544
 545         if (!(m->flags & IVMD_FLAG_EXCL_RANGE))
 546                 return;
 547
 548         if (iommu) {
 549                 /*
 550                  * We only can configure exclusion ranges per IOMMU, not
 551                  * per device. But we can enable the exclusion range per
 552                  * device. This is done here
 553                  */
 554                 set_dev_entry_bit(m->devid, DEV_ENTRY_EX);
 555                 iommu->exclusion_start = m->range_start;
 556                 iommu->exclusion_length = m->range_length;
 557         }
 558 }
 559
 560 /*
 561  * This function reads some important data from the IOMMU PCI space and
 562  * initializes the driver data structure with it. It reads the hardware
 563  * capabilities and the first/last device entries
 564  */
 565 static void __init init_iommu_from_pci(struct amd_iommu *iommu)
 566 {
 567         int cap_ptr = iommu->cap_ptr;
 568         u32 range, misc;
 569
 570         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET,
 571                               &iommu->cap);
 572         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_RANGE_OFFSET,
 573                               &range);
 574         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_MISC_OFFSET,
 575                               &misc);
 576
 577         iommu->first_device = calc_devid(MMIO_GET_BUS(range),
 578                                          MMIO_GET_FD(range));
 579         iommu->last_device = calc_devid(MMIO_GET_BUS(range),
 580                                         MMIO_GET_LD(range));
 581         iommu->evt_msi_num = MMIO_MSI_NUM(misc);
 582 }
 583
 584 /*
 585  * Takes a pointer to an AMD IOMMU entry in the ACPI table and
 586  * initializes the hardware and our data structures with it.
 587  */
 588 static void __init init_iommu_from_acpi(struct amd_iommu *iommu,
 589                                         struct ivhd_header *h)
 590 {
 591         u8 *p = (u8 *)h;
 592         u8 *end = p, flags = 0;
 593         u16 dev_i, devid = 0, devid_start = 0, devid_to = 0;
 594         u32 ext_flags = 0;
 595         bool alias = false;
 596         struct ivhd_entry *e;
 597
 598         /*
 599          * First set the recommended feature enable bits from ACPI
 600          * into the IOMMU control registers
 601          */
 602         h->flags & IVHD_FLAG_HT_TUN_EN_MASK ?
 603                 iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) :
 604                 iommu_feature_disable(iommu, CONTROL_HT_TUN_EN);
 605
 606         h->flags & IVHD_FLAG_PASSPW_EN_MASK ?
 607                 iommu_feature_enable(iommu, CONTROL_PASSPW_EN) :
 608                 iommu_feature_disable(iommu, CONTROL_PASSPW_EN);
 609
 610         h->flags & IVHD_FLAG_RESPASSPW_EN_MASK ?
 611                 iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) :
 612                 iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN);
 613
 614         h->flags & IVHD_FLAG_ISOC_EN_MASK ?
 615                 iommu_feature_enable(iommu, CONTROL_ISOC_EN) :
 616                 iommu_feature_disable(iommu, CONTROL_ISOC_EN);
 617
 618         /*
 619          * make IOMMU memory accesses cache coherent
 620          */
 621         iommu_feature_enable(iommu, CONTROL_COHERENT_EN);
 622
 623         /*
 624          * Done. Now parse the device entries
 625          */
 626         p += sizeof(struct ivhd_header);
 627         end += h->length;
 628
 629
 630         while (p < end) {
 631                 e = (struct ivhd_entry *)p;
 632                 switch (e->type) {
 633                 case IVHD_DEV_ALL:
 634
 635                         DUMP_printk("  DEV_ALL\t\t\t first devid: %02x:%02x.%x"
 636                                     " last device %02x:%02x.%x flags: %02x\n",
 637                                     PCI_BUS(iommu->first_device),
 638                                     PCI_SLOT(iommu->first_device),
 639                                     PCI_FUNC(iommu->first_device),
 640                                     PCI_BUS(iommu->last_device),
 641                                     PCI_SLOT(iommu->last_device),
 642                                     PCI_FUNC(iommu->last_device),
 643                                     e->flags);
 644
 645                         for (dev_i = iommu->first_device;
 646                                         dev_i <= iommu->last_device; ++dev_i)
 647                                 set_dev_entry_from_acpi(iommu, dev_i,
 648                                                         e->flags, 0);
 649                         break;
 650                 case IVHD_DEV_SELECT:
 651
 652                         DUMP_printk("  DEV_SELECT\t\t\t devid: %02x:%02x.%x "
 653                                     "flags: %02x\n",
 654                                     PCI_BUS(e->devid),
 655                                     PCI_SLOT(e->devid),
 656                                     PCI_FUNC(e->devid),
 657                                     e->flags);
 658
 659                         devid = e->devid;
 660                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 661                         break;
 662                 case IVHD_DEV_SELECT_RANGE_START:
 663
 664                         DUMP_printk("  DEV_SELECT_RANGE_START\t "
 665                                     "devid: %02x:%02x.%x flags: %02x\n",
 666                                     PCI_BUS(e->devid),
 667                                     PCI_SLOT(e->devid),
 668                                     PCI_FUNC(e->devid),
 669                                     e->flags);
 670
 671                         devid_start = e->devid;
 672                         flags = e->flags;
 673                         ext_flags = 0;
 674                         alias = false;
 675                         break;
 676                 case IVHD_DEV_ALIAS:
 677
 678                         DUMP_printk("  DEV_ALIAS\t\t\t devid: %02x:%02x.%x "
 679                                     "flags: %02x devid_to: %02x:%02x.%x\n",
 680                                     PCI_BUS(e->devid),
 681                                     PCI_SLOT(e->devid),
 682                                     PCI_FUNC(e->devid),
 683                                     e->flags,
 684                                     PCI_BUS(e->ext >> 8),
 685                                     PCI_SLOT(e->ext >> 8),
 686                                     PCI_FUNC(e->ext >> 8));
 687
 688                         devid = e->devid;
 689                         devid_to = e->ext >> 8;
 690                         set_dev_entry_from_acpi(iommu, devid_to, e->flags, 0);
 691                         amd_iommu_alias_table[devid] = devid_to;
 692                         break;
 693                 case IVHD_DEV_ALIAS_RANGE:
 694
 695                         DUMP_printk("  DEV_ALIAS_RANGE\t\t "
 696                                     "devid: %02x:%02x.%x flags: %02x "
 697                                     "devid_to: %02x:%02x.%x\n",
 698                                     PCI_BUS(e->devid),
 699                                     PCI_SLOT(e->devid),
 700                                     PCI_FUNC(e->devid),
 701                                     e->flags,
 702                                     PCI_BUS(e->ext >> 8),
 703                                     PCI_SLOT(e->ext >> 8),
 704                                     PCI_FUNC(e->ext >> 8));
 705
 706                         devid_start = e->devid;
 707                         flags = e->flags;
 708                         devid_to = e->ext >> 8;
 709                         ext_flags = 0;
 710                         alias = true;
 711                         break;
 712                 case IVHD_DEV_EXT_SELECT:
 713
 714                         DUMP_printk("  DEV_EXT_SELECT\t\t devid: %02x:%02x.%x "
 715                                     "flags: %02x ext: %08x\n",
 716                                     PCI_BUS(e->devid),
 717                                     PCI_SLOT(e->devid),
 718                                     PCI_FUNC(e->devid),
 719                                     e->flags, e->ext);
 720
 721                         devid = e->devid;
 722                         set_dev_entry_from_acpi(iommu, devid, e->flags,
 723                                                 e->ext);
 724                         break;
 725                 case IVHD_DEV_EXT_SELECT_RANGE:
 726
 727                         DUMP_printk("  DEV_EXT_SELECT_RANGE\t devid: "
 728                                     "%02x:%02x.%x flags: %02x ext: %08x\n",
 729                                     PCI_BUS(e->devid),
 730                                     PCI_SLOT(e->devid),
 731                                     PCI_FUNC(e->devid),
 732                                     e->flags, e->ext);
 733
 734                         devid_start = e->devid;
 735                         flags = e->flags;
 736                         ext_flags = e->ext;
 737                         alias = false;
 738                         break;
 739                 case IVHD_DEV_RANGE_END:
 740
 741                         DUMP_printk("  DEV_RANGE_END\t\t devid: %02x:%02x.%x\n",
 742                                     PCI_BUS(e->devid),
 743                                     PCI_SLOT(e->devid),
 744                                     PCI_FUNC(e->devid));
 745
 746                         devid = e->devid;
 747                         for (dev_i = devid_start; dev_i <= devid; ++dev_i) {
 748                                 if (alias)
 749                                         amd_iommu_alias_table[dev_i] = devid_to;
 750                                 set_dev_entry_from_acpi(iommu,
 751                                                 amd_iommu_alias_table[dev_i],
 752                                                 flags, ext_flags);
 753                         }
 754                         break;
 755                 default:
 756                         break;
 757                 }
 758
 759                 p += ivhd_entry_length(p);
 760         }
 761 }
 762
 763 /* Initializes the device->iommu mapping for the driver */
 764 static int __init init_iommu_devices(struct amd_iommu *iommu)
 765 {
 766         u16 i;
 767
 768         for (i = iommu->first_device; i <= iommu->last_device; ++i)
 769                 set_iommu_for_device(iommu, i);
 770
 771         return 0;
 772 }
 773
 774 static void __init free_iommu_one(struct amd_iommu *iommu)
 775 {
 776         free_command_buffer(iommu);
 777         free_event_buffer(iommu);
 778         iommu_unmap_mmio_space(iommu);
 779 }
 780
 781 static void __init free_iommu_all(void)
 782 {
 783         struct amd_iommu *iommu, *next;
 784
 785         for_each_iommu_safe(iommu, next) {
 786                 list_del(&iommu->list);
 787                 free_iommu_one(iommu);
 788                 kfree(iommu);
 789         }
 790 }
 791
 792 /*
 793  * This function clues the initialization function for one IOMMU
 794  * together and also allocates the command buffer and programs the
 795  * hardware. It does NOT enable the IOMMU. This is done afterwards.
 796  */
 797 static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h)
 798 {
 799         spin_lock_init(&iommu->lock);
 800         list_add_tail(&iommu->list, &amd_iommu_list);
 801
 802         /*
 803          * Copy data from ACPI table entry to the iommu struct
 804          */
 805         iommu->dev = pci_get_bus_and_slot(PCI_BUS(h->devid), h->devid & 0xff);
 806         if (!iommu->dev)
 807                 return 1;
 808
 809         iommu->cap_ptr = h->cap_ptr;
 810         iommu->pci_seg = h->pci_seg;
 811         iommu->mmio_phys = h->mmio_phys;
 812         iommu->mmio_base = iommu_map_mmio_space(h->mmio_phys);
 813         if (!iommu->mmio_base)
 814                 return -ENOMEM;
 815
 816         iommu->cmd_buf = alloc_command_buffer(iommu);
 817         if (!iommu->cmd_buf)
 818                 return -ENOMEM;
 819
 820         iommu->evt_buf = alloc_event_buffer(iommu);
 821         if (!iommu->evt_buf)
 822                 return -ENOMEM;
 823
 824         iommu->int_enabled = false;
 825
 826         init_iommu_from_pci(iommu);
 827         init_iommu_from_acpi(iommu, h);
 828         init_iommu_devices(iommu);
 829
 830         return pci_enable_device(iommu->dev);
 831 }
 832
 833 /*
 834  * Iterates over all IOMMU entries in the ACPI table, allocates the
 835  * IOMMU structure and initializes it with init_iommu_one()
 836  */
 837 static int __init init_iommu_all(struct acpi_table_header *table)
 838 {
 839         u8 *p = (u8 *)table, *end = (u8 *)table;
 840         struct ivhd_header *h;
 841         struct amd_iommu *iommu;
 842         int ret;
 843
 844         end += table->length;
 845         p += IVRS_HEADER_LENGTH;
 846
 847         while (p < end) {
 848                 h = (struct ivhd_header *)p;
 849                 switch (*p) {
 850                 case ACPI_IVHD_TYPE:
 851
 852                         DUMP_printk("IOMMU: device: %02x:%02x.%01x cap: %04x "
 853                                     "seg: %d flags: %01x info %04x\n",
 854                                     PCI_BUS(h->devid), PCI_SLOT(h->devid),
 855                                     PCI_FUNC(h->devid), h->cap_ptr,
 856                                     h->pci_seg, h->flags, h->info);
 857                         DUMP_printk("       mmio-addr: %016llx\n",
 858                                     h->mmio_phys);
 859
 860                         iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL);
 861                         if (iommu == NULL)
 862                                 return -ENOMEM;
 863                         ret = init_iommu_one(iommu, h);
 864                         if (ret)
 865                                 return ret;
 866                         break;
 867                 default:
 868                         break;
 869                 }
 870                 p += h->length;
 871
 872         }
 873         WARN_ON(p != end);
 874
 875         return 0;
 876 }
 877
 878 /****************************************************************************
 879  *
 880  * The following functions initialize the MSI interrupts for all IOMMUs
 881  * in the system. Its a bit challenging because there could be multiple
 882  * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per
 883  * pci_dev.
 884  *
 885  ****************************************************************************/
 886
 887 static int __init iommu_setup_msi(struct amd_iommu *iommu)
 888 {
 889         int r;
 890
 891         if (pci_enable_msi(iommu->dev))
 892                 return 1;
 893
 894         r = request_irq(iommu->dev->irq, amd_iommu_int_handler,
 895                         IRQF_SAMPLE_RANDOM,
 896                         "AMD IOMMU",
 897                         NULL);
 898
 899         if (r) {
 900                 pci_disable_msi(iommu->dev);
 901                 return 1;
 902         }
 903
 904         iommu->int_enabled = true;
 905         iommu_feature_enable(iommu, CONTROL_EVT_INT_EN);
 906
 907         return 0;
 908 }
 909
 910 static int iommu_init_msi(struct amd_iommu *iommu)
 911 {
 912         if (iommu->int_enabled)
 913                 return 0;
 914
 915         if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSI))
 916                 return iommu_setup_msi(iommu);
 917
 918         return 1;
 919 }
 920
 921 /****************************************************************************
 922  *
 923  * The next functions belong to the third pass of parsing the ACPI
 924  * table. In this last pass the memory mapping requirements are
 925  * gathered (like exclusion and unity mapping reanges).
 926  *
 927  ****************************************************************************/
 928
 929 static void __init free_unity_maps(void)
 930 {
 931         struct unity_map_entry *entry, *next;
 932
 933         list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) {
 934                 list_del(&entry->list);
 935                 kfree(entry);
 936         }
 937 }
 938
 939 /* called when we find an exclusion range definition in ACPI */
 940 static int __init init_exclusion_range(struct ivmd_header *m)
 941 {
 942         int i;
 943
 944         switch (m->type) {
 945         case ACPI_IVMD_TYPE:
 946                 set_device_exclusion_range(m->devid, m);
 947                 break;
 948         case ACPI_IVMD_TYPE_ALL:
 949                 for (i = 0; i <= amd_iommu_last_bdf; ++i)
 950                         set_device_exclusion_range(i, m);
 951                 break;
 952         case ACPI_IVMD_TYPE_RANGE:
 953                 for (i = m->devid; i <= m->aux; ++i)
 954                         set_device_exclusion_range(i, m);
 955                 break;
 956         default:
 957                 break;
 958         }
 959
 960         return 0;
 961 }
 962
 963 /* called for unity map ACPI definition */
 964 static int __init init_unity_map_range(struct ivmd_header *m)
 965 {
 966         struct unity_map_entry *e = 0;
 967         char *s;
 968
 969         e = kzalloc(sizeof(*e), GFP_KERNEL);
 970         if (e == NULL)
 971                 return -ENOMEM;
 972
 973         switch (m->type) {
 974         default:
 975                 kfree(e);
 976                 return 0;
 977         case ACPI_IVMD_TYPE:
 978                 s = "IVMD_TYPEi\t\t\t";
 979                 e->devid_start = e->devid_end = m->devid;
 980                 break;
 981         case ACPI_IVMD_TYPE_ALL:
 982                 s = "IVMD_TYPE_ALL\t\t";
 983                 e->devid_start = 0;
 984                 e->devid_end = amd_iommu_last_bdf;
 985                 break;
 986         case ACPI_IVMD_TYPE_RANGE:
 987                 s = "IVMD_TYPE_RANGE\t\t";
 988                 e->devid_start = m->devid;
 989                 e->devid_end = m->aux;
 990                 break;
 991         }
 992         e->address_start = PAGE_ALIGN(m->range_start);
 993         e->address_end = e->address_start + PAGE_ALIGN(m->range_length);
 994         e->prot = m->flags >> 1;
 995
 996         DUMP_printk("%s devid_start: %02x:%02x.%x devid_end: %02x:%02x.%x"
 997                     " range_start: %016llx range_end: %016llx flags: %x\n", s,
 998                     PCI_BUS(e->devid_start), PCI_SLOT(e->devid_start),
 999                     PCI_FUNC(e->devid_start), PCI_BUS(e->devid_end),
1000                     PCI_SLOT(e->devid_end), PCI_FUNC(e->devid_end),
1001                     e->address_start, e->address_end, m->flags);
1002
1003         list_add_tail(&e->list, &amd_iommu_unity_map);
1004
1005         return 0;
1006 }
1007
1008 /* iterates over all memory definitions we find in the ACPI table */
1009 static int __init init_memory_definitions(struct acpi_table_header *table)
1010 {
1011         u8 *p = (u8 *)table, *end = (u8 *)table;
1012         struct ivmd_header *m;
1013
1014         end += table->length;
1015         p += IVRS_HEADER_LENGTH;
1016
1017         while (p < end) {
1018                 m = (struct ivmd_header *)p;
1019                 if (m->flags & IVMD_FLAG_EXCL_RANGE)
1020                         init_exclusion_range(m);
1021                 else if (m->flags & IVMD_FLAG_UNITY_MAP)
1022                         init_unity_map_range(m);
1023
1024                 p += m->length;
1025         }
1026
1027         return 0;
1028 }
1029
1030 /*
1031  * Init the device table to not allow DMA access for devices and
1032  * suppress all page faults
1033  */
1034 static void init_device_table(void)
1035 {
1036         u16 devid;
1037
1038         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) {
1039                 set_dev_entry_bit(devid, DEV_ENTRY_VALID);
1040                 set_dev_entry_bit(devid, DEV_ENTRY_TRANSLATION);
1041         }
1042 }
1043
1044 /*
1045  * This function finally enables all IOMMUs found in the system after
1046  * they have been initialized
1047  */
1048 static void enable_iommus(void)
1049 {
1050         struct amd_iommu *iommu;
1051
1052         for_each_iommu(iommu) {
1053                 iommu_disable(iommu);
1054                 iommu_set_device_table(iommu);
1055                 iommu_enable_command_buffer(iommu);
1056                 iommu_enable_event_buffer(iommu);
1057                 iommu_set_exclusion_range(iommu);
1058                 iommu_init_msi(iommu);
1059                 iommu_enable(iommu);
1060         }
1061 }
1062
1063 static void disable_iommus(void)
1064 {
1065         struct amd_iommu *iommu;
1066
1067         for_each_iommu(iommu)
1068                 iommu_disable(iommu);
1069 }
1070
1071 /*
1072  * Suspend/Resume support
1073  * disable suspend until real resume implemented
1074  */
1075
1076 static int amd_iommu_resume(struct sys_device *dev)
1077 {
1078         /*
1079          * Disable IOMMUs before reprogramming the hardware registers.
1080          * IOMMU is still enabled from the resume kernel.
1081          */
1082         disable_iommus();
1083
1084         /* re-load the hardware */
1085         enable_iommus();
1086
1087         /*
1088          * we have to flush after the IOMMUs are enabled because a
1089          * disabled IOMMU will never execute the commands we send
1090          */
1091         amd_iommu_flush_all_domains();
1092         amd_iommu_flush_all_devices();
1093
1094         return 0;
1095 }
1096
1097 static int amd_iommu_suspend(struct sys_device *dev, pm_message_t state)
1098 {
1099         /* disable IOMMUs to go out of the way for BIOS */
1100         disable_iommus();
1101
1102         return 0;
1103 }
1104
1105 static struct sysdev_class amd_iommu_sysdev_class = {
1106         .name = "amd_iommu",
1107         .suspend = amd_iommu_suspend,
1108         .resume = amd_iommu_resume,
1109 };
1110
1111 static struct sys_device device_amd_iommu = {
1112         .id = 0,
1113         .cls = &amd_iommu_sysdev_class,
1114 };
1115
1116 /*
1117  * This is the core init function for AMD IOMMU hardware in the system.
1118  * This function is called from the generic x86 DMA layer initialization
1119  * code.
1120  *
1121  * This function basically parses the ACPI table for AMD IOMMU (IVRS)
1122  * three times:
1123  *
1124  *      1 pass) Find the highest PCI device id the driver has to handle.
1125  *              Upon this information the size of the data structures is
1126  *              determined that needs to be allocated.
1127  *
1128  *      2 pass) Initialize the data structures just allocated with the
1129  *              information in the ACPI table about available AMD IOMMUs
1130  *              in the system. It also maps the PCI devices in the
1131  *              system to specific IOMMUs
1132  *
1133  *      3 pass) After the basic data structures are allocated and
1134  *              initialized we update them with information about memory
1135  *              remapping requirements parsed out of the ACPI table in
1136  *              this last pass.
1137  *
1138  * After that the hardware is initialized and ready to go. In the last
1139  * step we do some Linux specific things like registering the driver in
1140  * the dma_ops interface and initializing the suspend/resume support
1141  * functions. Finally it prints some information about AMD IOMMUs and
1142  * the driver state and enables the hardware.
1143  */
1144 int __init amd_iommu_init(void)
1145 {
1146         int i, ret = 0;
1147
1148
1149         if (no_iommu) {
1150                 printk(KERN_INFO "AMD IOMMU disabled by kernel command line\n");
1151                 return 0;
1152         }
1153
1154         if (!amd_iommu_detected)
1155                 return -ENODEV;
1156
1157         /*
1158          * First parse ACPI tables to find the largest Bus/Dev/Func
1159          * we need to handle. Upon this information the shared data
1160          * structures for the IOMMUs in the system will be allocated
1161          */
1162         if (acpi_table_parse("IVRS", find_last_devid_acpi) != 0)
1163                 return -ENODEV;
1164
1165         dev_table_size     = tbl_size(DEV_TABLE_ENTRY_SIZE);
1166         alias_table_size   = tbl_size(ALIAS_TABLE_ENTRY_SIZE);
1167         rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE);
1168
1169         ret = -ENOMEM;
1170
1171         /* Device table - directly used by all IOMMUs */
1172         amd_iommu_dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1173                                       get_order(dev_table_size));
1174         if (amd_iommu_dev_table == NULL)
1175                 goto out;
1176
1177         /*
1178          * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the
1179          * IOMMU see for that device
1180          */
1181         amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL,
1182                         get_order(alias_table_size));
1183         if (amd_iommu_alias_table == NULL)
1184                 goto free;
1185
1186         /* IOMMU rlookup table - find the IOMMU for a specific device */
1187         amd_iommu_rlookup_table = (void *)__get_free_pages(
1188                         GFP_KERNEL | __GFP_ZERO,
1189                         get_order(rlookup_table_size));
1190         if (amd_iommu_rlookup_table == NULL)
1191                 goto free;
1192
1193         /*
1194          * Protection Domain table - maps devices to protection domains
1195          * This table has the same size as the rlookup_table
1196          */
1197         amd_iommu_pd_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1198                                      get_order(rlookup_table_size));
1199         if (amd_iommu_pd_table == NULL)
1200                 goto free;
1201
1202         amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages(
1203                                             GFP_KERNEL | __GFP_ZERO,
1204                                             get_order(MAX_DOMAIN_ID/8));
1205         if (amd_iommu_pd_alloc_bitmap == NULL)
1206                 goto free;
1207
1208         /* init the device table */
1209         init_device_table();
1210
1211         /*
1212          * let all alias entries point to itself
1213          */
1214         for (i = 0; i <= amd_iommu_last_bdf; ++i)
1215                 amd_iommu_alias_table[i] = i;
1216
1217         /*
1218          * never allocate domain 0 because its used as the non-allocated and
1219          * error value placeholder
1220          */
1221         amd_iommu_pd_alloc_bitmap[0] = 1;
1222
1223         /*
1224          * now the data structures are allocated and basically initialized
1225          * start the real acpi table scan
1226          */
1227         ret = -ENODEV;
1228         if (acpi_table_parse("IVRS", init_iommu_all) != 0)
1229                 goto free;
1230
1231         if (acpi_table_parse("IVRS", init_memory_definitions) != 0)
1232                 goto free;
1233
1234         ret = sysdev_class_register(&amd_iommu_sysdev_class);
1235         if (ret)
1236                 goto free;
1237
1238         ret = sysdev_register(&device_amd_iommu);
1239         if (ret)
1240                 goto free;
1241
1242         ret = amd_iommu_init_dma_ops();
1243         if (ret)
1244                 goto free;
1245
1246         enable_iommus();
1247
1248         printk(KERN_INFO "AMD IOMMU: device isolation ");
1249         if (amd_iommu_isolate)
1250                 printk("enabled\n");
1251         else
1252                 printk("disabled\n");
1253
1254         if (amd_iommu_unmap_flush)
1255                 printk(KERN_INFO "AMD IOMMU: IO/TLB flush on unmap enabled\n");
1256         else
1257                 printk(KERN_INFO "AMD IOMMU: Lazy IO/TLB flushing enabled\n");
1258
1259 out:
1260         return ret;
1261
1262 free:
1263         free_pages((unsigned long)amd_iommu_pd_alloc_bitmap,
1264                    get_order(MAX_DOMAIN_ID/8));
1265
1266         free_pages((unsigned long)amd_iommu_pd_table,
1267                    get_order(rlookup_table_size));
1268
1269         free_pages((unsigned long)amd_iommu_rlookup_table,
1270                    get_order(rlookup_table_size));
1271
1272         free_pages((unsigned long)amd_iommu_alias_table,
1273                    get_order(alias_table_size));
1274
1275         free_pages((unsigned long)amd_iommu_dev_table,
1276                    get_order(dev_table_size));
1277
1278         free_iommu_all();
1279
1280         free_unity_maps();
1281
1282         goto out;
1283 }
1284
1285 void amd_iommu_shutdown(void)
1286 {
1287         disable_iommus();
1288 }
1289
1290 /****************************************************************************
1291  *
1292  * Early detect code. This code runs at IOMMU detection time in the DMA
1293  * layer. It just looks if there is an IVRS ACPI table to detect AMD
1294  * IOMMUs
1295  *
1296  ****************************************************************************/
1297 static int __init early_amd_iommu_detect(struct acpi_table_header *table)
1298 {
1299         return 0;
1300 }
1301
1302 void __init amd_iommu_detect(void)
1303 {
1304         if (swiotlb || no_iommu || (iommu_detected && !gart_iommu_aperture))
1305                 return;
1306
1307         if (acpi_table_parse("IVRS", early_amd_iommu_detect) == 0) {
1308                 iommu_detected = 1;
1309                 amd_iommu_detected = 1;
1310 #ifdef CONFIG_GART_IOMMU
1311                 gart_iommu_aperture_disabled = 1;
1312                 gart_iommu_aperture = 0;
1313 #endif
1314         }
1315 }
1316
1317 /****************************************************************************
1318  *
1319  * Parsing functions for the AMD IOMMU specific kernel command line
1320  * options.
1321  *
1322  ****************************************************************************/
1323
1324 static int __init parse_amd_iommu_dump(char *str)
1325 {
1326         amd_iommu_dump = true;
1327
1328         return 1;
1329 }
1330
1331 static int __init parse_amd_iommu_options(char *str)
1332 {
1333         for (; *str; ++str) {
1334                 if (strncmp(str, "isolate", 7) == 0)
1335                         amd_iommu_isolate = true;
1336                 if (strncmp(str, "share", 5) == 0)
1337                         amd_iommu_isolate = false;
1338                 if (strncmp(str, "fullflush", 9) == 0)
1339                         amd_iommu_unmap_flush = true;
1340         }
1341
1342         return 1;
1343 }
1344
1345 __setup("amd_iommu_dump", parse_amd_iommu_dump);
1346 __setup("amd_iommu=", parse_amd_iommu_options);