arch/i386/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
   5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
   6  *
   7  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   8  *      whom a great many thanks are extended.
   9  *
  10  *      Thanks to Intel for making available several different Pentium,
  11  *      Pentium Pro and Pentium-II/Xeon MP machines.
  12  *      Original development of Linux SMP code supported by Caldera.
  13  *
  14  *      This code is released under the GNU General Public License version 2 or
  15  *      later.
  16  *
  17  *      Fixes
  18  *              Felix Koop      :       NR_CPUS used properly
  19  *              Jose Renau      :       Handle single CPU case.
  20  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  21  *              Greg Wright     :       Fix for kernel stacks panic.
  22  *              Erich Boleyn    :       MP v1.4 and additional changes.
  23  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  24  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  25  *      Michael Chastain        :       Change trampoline.S to gnu as.
  26  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  27  *              Ingo Molnar     :       Added APIC timers, based on code
  28  *                                      from Jose Renau
  29  *              Ingo Molnar     :       various cleanups and rewrites
  30  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  31  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  32  *              Martin J. Bligh :       Added support for multi-quad systems
  33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  34 *               Rusty Russell   :       Hacked into shape for new "hotplug" boot process. */
  35
  36
  37 /* SMP boot always wants to use real time delay to allow sufficient time for
  38  * the APs to come online */
  39 #define USE_REAL_TIME_DELAY
  40
  41 #include <linux/module.h>
  42 #include <linux/init.h>
  43 #include <linux/kernel.h>
  44
  45 #include <linux/mm.h>
  46 #include <linux/sched.h>
  47 #include <linux/kernel_stat.h>
  48 #include <linux/smp_lock.h>
  49 #include <linux/bootmem.h>
  50 #include <linux/notifier.h>
  51 #include <linux/cpu.h>
  52 #include <linux/percpu.h>
  53
  54 #include <linux/delay.h>
  55 #include <linux/mc146818rtc.h>
  56 #include <asm/tlbflush.h>
  57 #include <asm/desc.h>
  58 #include <asm/arch_hooks.h>
  59 #include <asm/nmi.h>
  60 #include <asm/pda.h>
  61 #include <asm/genapic.h>
  62
  63 #include <mach_apic.h>
  64 #include <mach_wakecpu.h>
  65 #include <smpboot_hooks.h>
  66 #include <asm/vmi.h>
  67
  68 /* Set if we find a B stepping CPU */
  69 static int __devinitdata smp_b_stepping;
  70
  71 /* Number of siblings per CPU package */
  72 int smp_num_siblings = 1;
  73 EXPORT_SYMBOL(smp_num_siblings);
  74
  75 /* Last level cache ID of each logical CPU */
  76 int cpu_llc_id[NR_CPUS] __cpuinitdata = {[0 ... NR_CPUS-1] = BAD_APICID};
  77
  78 /* representing HT siblings of each logical CPU */
  79 cpumask_t cpu_sibling_map[NR_CPUS] __read_mostly;
  80 EXPORT_SYMBOL(cpu_sibling_map);
  81
  82 /* representing HT and core siblings of each logical CPU */
  83 cpumask_t cpu_core_map[NR_CPUS] __read_mostly;
  84 EXPORT_SYMBOL(cpu_core_map);
  85
  86 /* bitmap of online cpus */
  87 cpumask_t cpu_online_map __read_mostly;
  88 EXPORT_SYMBOL(cpu_online_map);
  89
  90 cpumask_t cpu_callin_map;
  91 cpumask_t cpu_callout_map;
  92 EXPORT_SYMBOL(cpu_callout_map);
  93 cpumask_t cpu_possible_map;
  94 EXPORT_SYMBOL(cpu_possible_map);
  95 static cpumask_t smp_commenced_mask;
  96
  97 /* TSC's upper 32 bits can't be written in eariler CPU (before prescott), there
  98  * is no way to resync one AP against BP. TBD: for prescott and above, we
  99  * should use IA64's algorithm
 100  */
 101 static int __devinitdata tsc_sync_disabled;
 102
 103 /* Per CPU bogomips and other parameters */
 104 struct cpuinfo_x86 cpu_data[NR_CPUS] __cacheline_aligned;
 105 EXPORT_SYMBOL(cpu_data);
 106
 107 u8 x86_cpu_to_apicid[NR_CPUS] __read_mostly =
 108                         { [0 ... NR_CPUS-1] = 0xff };
 109 EXPORT_SYMBOL(x86_cpu_to_apicid);
 110
 111 u8 apicid_2_node[MAX_APICID];
 112
 113 /*
 114  * Trampoline 80x86 program as an array.
 115  */
 116
 117 extern unsigned char trampoline_data [];
 118 extern unsigned char trampoline_end  [];
 119 static unsigned char *trampoline_base;
 120 static int trampoline_exec;
 121
 122 static void map_cpu_to_logical_apicid(void);
 123
 124 /* State of each CPU. */
 125 DEFINE_PER_CPU(int, cpu_state) = { 0 };
 126
 127 /*
 128  * Currently trivial. Write the real->protected mode
 129  * bootstrap into the page concerned. The caller
 130  * has made sure it's suitably aligned.
 131  */
 132
 133 static unsigned long __devinit setup_trampoline(void)
 134 {
 135         memcpy(trampoline_base, trampoline_data, trampoline_end - trampoline_data);
 136         return virt_to_phys(trampoline_base);
 137 }
 138
 139 /*
 140  * We are called very early to get the low memory for the
 141  * SMP bootup trampoline page.
 142  */
 143 void __init smp_alloc_memory(void)
 144 {
 145         trampoline_base = (void *) alloc_bootmem_low_pages(PAGE_SIZE);
 146         /*
 147          * Has to be in very low memory so we can execute
 148          * real-mode AP code.
 149          */
 150         if (__pa(trampoline_base) >= 0x9F000)
 151                 BUG();
 152         /*
 153          * Make the SMP trampoline executable:
 154          */
 155         trampoline_exec = set_kernel_exec((unsigned long)trampoline_base, 1);
 156 }
 157
 158 /*
 159  * The bootstrap kernel entry code has set these up. Save them for
 160  * a given CPU
 161  */
 162
 163 static void __cpuinit smp_store_cpu_info(int id)
 164 {
 165         struct cpuinfo_x86 *c = cpu_data + id;
 166
 167         *c = boot_cpu_data;
 168         if (id!=0)
 169                 identify_cpu(c);
 170         /*
 171          * Mask B, Pentium, but not Pentium MMX
 172          */
 173         if (c->x86_vendor == X86_VENDOR_INTEL &&
 174             c->x86 == 5 &&
 175             c->x86_mask >= 1 && c->x86_mask <= 4 &&
 176             c->x86_model <= 3)
 177                 /*
 178                  * Remember we have B step Pentia with bugs
 179                  */
 180                 smp_b_stepping = 1;
 181
 182         /*
 183          * Certain Athlons might work (for various values of 'work') in SMP
 184          * but they are not certified as MP capable.
 185          */
 186         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
 187
 188                 if (num_possible_cpus() == 1)
 189                         goto valid_k7;
 190
 191                 /* Athlon 660/661 is valid. */
 192                 if ((c->x86_model==6) && ((c->x86_mask==0) || (c->x86_mask==1)))
 193                         goto valid_k7;
 194
 195                 /* Duron 670 is valid */
 196                 if ((c->x86_model==7) && (c->x86_mask==0))
 197                         goto valid_k7;
 198
 199                 /*
 200                  * Athlon 662, Duron 671, and Athlon >model 7 have capability bit.
 201                  * It's worth noting that the A5 stepping (662) of some Athlon XP's
 202                  * have the MP bit set.
 203                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for more.
 204                  */
 205                 if (((c->x86_model==6) && (c->x86_mask>=2)) ||
 206                     ((c->x86_model==7) && (c->x86_mask>=1)) ||
 207                      (c->x86_model> 7))
 208                         if (cpu_has_mp)
 209                                 goto valid_k7;
 210
 211                 /* If we get here, it's not a certified SMP capable AMD system. */
 212                 add_taint(TAINT_UNSAFE_SMP);
 213         }
 214
 215 valid_k7:
 216         ;
 217 }
 218
 219 /*
 220  * TSC synchronization.
 221  *
 222  * We first check whether all CPUs have their TSC's synchronized,
 223  * then we print a warning if not, and always resync.
 224  */
 225
 226 static struct {
 227         atomic_t start_flag;
 228         atomic_t count_start;
 229         atomic_t count_stop;
 230         unsigned long long values[NR_CPUS];
 231 } tsc __cpuinitdata = {
 232         .start_flag = ATOMIC_INIT(0),
 233         .count_start = ATOMIC_INIT(0),
 234         .count_stop = ATOMIC_INIT(0),
 235 };
 236
 237 #define NR_LOOPS 5
 238
 239 static void __init synchronize_tsc_bp(void)
 240 {
 241         int i;
 242         unsigned long long t0;
 243         unsigned long long sum, avg;
 244         long long delta;
 245         unsigned int one_usec;
 246         int buggy = 0;
 247
 248         printk(KERN_INFO "checking TSC synchronization across %u CPUs: ", num_booting_cpus());
 249
 250         /* convert from kcyc/sec to cyc/usec */
 251         one_usec = cpu_khz / 1000;
 252
 253         atomic_set(&tsc.start_flag, 1);
 254         wmb();
 255
 256         /*
 257          * We loop a few times to get a primed instruction cache,
 258          * then the last pass is more or less synchronized and
 259          * the BP and APs set their cycle counters to zero all at
 260          * once. This reduces the chance of having random offsets
 261          * between the processors, and guarantees that the maximum
 262          * delay between the cycle counters is never bigger than
 263          * the latency of information-passing (cachelines) between
 264          * two CPUs.
 265          */
 266         for (i = 0; i < NR_LOOPS; i++) {
 267                 /*
 268                  * all APs synchronize but they loop on '== num_cpus'
 269                  */
 270                 while (atomic_read(&tsc.count_start) != num_booting_cpus()-1)
 271                         cpu_relax();
 272                 atomic_set(&tsc.count_stop, 0);
 273                 wmb();
 274                 /*
 275                  * this lets the APs save their current TSC:
 276                  */
 277                 atomic_inc(&tsc.count_start);
 278
 279                 rdtscll(tsc.values[smp_processor_id()]);
 280                 /*
 281                  * We clear the TSC in the last loop:
 282                  */
 283                 if (i == NR_LOOPS-1)
 284                         write_tsc(0, 0);
 285
 286                 /*
 287                  * Wait for all APs to leave the synchronization point:
 288                  */
 289                 while (atomic_read(&tsc.count_stop) != num_booting_cpus()-1)
 290                         cpu_relax();
 291                 atomic_set(&tsc.count_start, 0);
 292                 wmb();
 293                 atomic_inc(&tsc.count_stop);
 294         }
 295
 296         sum = 0;
 297         for (i = 0; i < NR_CPUS; i++) {
 298                 if (cpu_isset(i, cpu_callout_map)) {
 299                         t0 = tsc.values[i];
 300                         sum += t0;
 301                 }
 302         }
 303         avg = sum;
 304         do_div(avg, num_booting_cpus());
 305
 306         for (i = 0; i < NR_CPUS; i++) {
 307                 if (!cpu_isset(i, cpu_callout_map))
 308                         continue;
 309                 delta = tsc.values[i] - avg;
 310                 if (delta < 0)
 311                         delta = -delta;
 312                 /*
 313                  * We report bigger than 2 microseconds clock differences.
 314                  */
 315                 if (delta > 2*one_usec) {
 316                         long long realdelta;
 317
 318                         if (!buggy) {
 319                                 buggy = 1;
 320                                 printk("\n");
 321                         }
 322                         realdelta = delta;
 323                         do_div(realdelta, one_usec);
 324                         if (tsc.values[i] < avg)
 325                                 realdelta = -realdelta;
 326
 327                         if (realdelta)
 328                                 printk(KERN_INFO "CPU#%d had %Ld usecs TSC "
 329                                         "skew, fixed it up.\n", i, realdelta);
 330                 }
 331         }
 332         if (!buggy)
 333                 printk("passed.\n");
 334 }
 335
 336 static void __cpuinit synchronize_tsc_ap(void)
 337 {
 338         int i;
 339
 340         /*
 341          * Not every cpu is online at the time
 342          * this gets called, so we first wait for the BP to
 343          * finish SMP initialization:
 344          */
 345         while (!atomic_read(&tsc.start_flag))
 346                 cpu_relax();
 347
 348         for (i = 0; i < NR_LOOPS; i++) {
 349                 atomic_inc(&tsc.count_start);
 350                 while (atomic_read(&tsc.count_start) != num_booting_cpus())
 351                         cpu_relax();
 352
 353                 rdtscll(tsc.values[smp_processor_id()]);
 354                 if (i == NR_LOOPS-1)
 355                         write_tsc(0, 0);
 356
 357                 atomic_inc(&tsc.count_stop);
 358                 while (atomic_read(&tsc.count_stop) != num_booting_cpus())
 359                         cpu_relax();
 360         }
 361 }
 362 #undef NR_LOOPS
 363
 364 extern void calibrate_delay(void);
 365
 366 static atomic_t init_deasserted;
 367
 368 static void __cpuinit smp_callin(void)
 369 {
 370         int cpuid, phys_id;
 371         unsigned long timeout;
 372
 373         /*
 374          * If waken up by an INIT in an 82489DX configuration
 375          * we may get here before an INIT-deassert IPI reaches
 376          * our local APIC.  We have to wait for the IPI or we'll
 377          * lock up on an APIC access.
 378          */
 379         wait_for_init_deassert(&init_deasserted);
 380
 381         /*
 382          * (This works even if the APIC is not enabled.)
 383          */
 384         phys_id = GET_APIC_ID(apic_read(APIC_ID));
 385         cpuid = smp_processor_id();
 386         if (cpu_isset(cpuid, cpu_callin_map)) {
 387                 printk("huh, phys CPU#%d, CPU#%d already present??\n",
 388                                         phys_id, cpuid);
 389                 BUG();
 390         }
 391         Dprintk("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 392
 393         /*
 394          * STARTUP IPIs are fragile beasts as they might sometimes
 395          * trigger some glue motherboard logic. Complete APIC bus
 396          * silence for 1 second, this overestimates the time the
 397          * boot CPU is spending to send the up to 2 STARTUP IPIs
 398          * by a factor of two. This should be enough.
 399          */
 400
 401         /*
 402          * Waiting 2s total for startup (udelay is not yet working)
 403          */
 404         timeout = jiffies + 2*HZ;
 405         while (time_before(jiffies, timeout)) {
 406                 /*
 407                  * Has the boot CPU finished it's STARTUP sequence?
 408                  */
 409                 if (cpu_isset(cpuid, cpu_callout_map))
 410                         break;
 411                 rep_nop();
 412         }
 413
 414         if (!time_before(jiffies, timeout)) {
 415                 printk("BUG: CPU%d started up but did not get a callout!\n",
 416                         cpuid);
 417                 BUG();
 418         }
 419
 420         /*
 421          * the boot CPU has finished the init stage and is spinning
 422          * on callin_map until we finish. We are free to set up this
 423          * CPU, first the APIC. (this is probably redundant on most
 424          * boards)
 425          */
 426
 427         Dprintk("CALLIN, before setup_local_APIC().\n");
 428         smp_callin_clear_local_apic();
 429         setup_local_APIC();
 430         map_cpu_to_logical_apicid();
 431
 432         /*
 433          * Get our bogomips.
 434          */
 435         calibrate_delay();
 436         Dprintk("Stack at about %p\n",&cpuid);
 437
 438         /*
 439          * Save our processor parameters
 440          */
 441         smp_store_cpu_info(cpuid);
 442
 443         disable_APIC_timer();
 444
 445         /*
 446          * Allow the master to continue.
 447          */
 448         cpu_set(cpuid, cpu_callin_map);
 449
 450         /*
 451          *      Synchronize the TSC with the BP
 452          */
 453         if (cpu_has_tsc && cpu_khz && !tsc_sync_disabled)
 454                 synchronize_tsc_ap();
 455 }
 456
 457 static int cpucount;
 458
 459 /* maps the cpu to the sched domain representing multi-core */
 460 cpumask_t cpu_coregroup_map(int cpu)
 461 {
 462         struct cpuinfo_x86 *c = cpu_data + cpu;
 463         /*
 464          * For perf, we return last level cache shared map.
 465          * And for power savings, we return cpu_core_map
 466          */
 467         if (sched_mc_power_savings || sched_smt_power_savings)
 468                 return cpu_core_map[cpu];
 469         else
 470                 return c->llc_shared_map;
 471 }
 472
 473 /* representing cpus for which sibling maps can be computed */
 474 static cpumask_t cpu_sibling_setup_map;
 475
 476 static inline void
 477 set_cpu_sibling_map(int cpu)
 478 {
 479         int i;
 480         struct cpuinfo_x86 *c = cpu_data;
 481
 482         cpu_set(cpu, cpu_sibling_setup_map);
 483
 484         if (smp_num_siblings > 1) {
 485                 for_each_cpu_mask(i, cpu_sibling_setup_map) {
 486                         if (c[cpu].phys_proc_id == c[i].phys_proc_id &&
 487                             c[cpu].cpu_core_id == c[i].cpu_core_id) {
 488                                 cpu_set(i, cpu_sibling_map[cpu]);
 489                                 cpu_set(cpu, cpu_sibling_map[i]);
 490                                 cpu_set(i, cpu_core_map[cpu]);
 491                                 cpu_set(cpu, cpu_core_map[i]);
 492                                 cpu_set(i, c[cpu].llc_shared_map);
 493                                 cpu_set(cpu, c[i].llc_shared_map);
 494                         }
 495                 }
 496         } else {
 497                 cpu_set(cpu, cpu_sibling_map[cpu]);
 498         }
 499
 500         cpu_set(cpu, c[cpu].llc_shared_map);
 501
 502         if (current_cpu_data.x86_max_cores == 1) {
 503                 cpu_core_map[cpu] = cpu_sibling_map[cpu];
 504                 c[cpu].booted_cores = 1;
 505                 return;
 506         }
 507
 508         for_each_cpu_mask(i, cpu_sibling_setup_map) {
 509                 if (cpu_llc_id[cpu] != BAD_APICID &&
 510                     cpu_llc_id[cpu] == cpu_llc_id[i]) {
 511                         cpu_set(i, c[cpu].llc_shared_map);
 512                         cpu_set(cpu, c[i].llc_shared_map);
 513                 }
 514                 if (c[cpu].phys_proc_id == c[i].phys_proc_id) {
 515                         cpu_set(i, cpu_core_map[cpu]);
 516                         cpu_set(cpu, cpu_core_map[i]);
 517                         /*
 518                          *  Does this new cpu bringup a new core?
 519                          */
 520                         if (cpus_weight(cpu_sibling_map[cpu]) == 1) {
 521                                 /*
 522                                  * for each core in package, increment
 523                                  * the booted_cores for this new cpu
 524                                  */
 525                                 if (first_cpu(cpu_sibling_map[i]) == i)
 526                                         c[cpu].booted_cores++;
 527                                 /*
 528                                  * increment the core count for all
 529                                  * the other cpus in this package
 530                                  */
 531                                 if (i != cpu)
 532                                         c[i].booted_cores++;
 533                         } else if (i != cpu && !c[cpu].booted_cores)
 534                                 c[cpu].booted_cores = c[i].booted_cores;
 535                 }
 536         }
 537 }
 538
 539 /*
 540  * Activate a secondary processor.
 541  */
 542 static void __cpuinit start_secondary(void *unused)
 543 {
 544         /*
 545          * Don't put *anything* before secondary_cpu_init(), SMP
 546          * booting is too fragile that we want to limit the
 547          * things done here to the most necessary things.
 548          */
 549 #ifdef CONFIG_VMI
 550         vmi_bringup();
 551 #endif
 552         secondary_cpu_init();
 553         preempt_disable();
 554         smp_callin();
 555         while (!cpu_isset(smp_processor_id(), smp_commenced_mask))
 556                 rep_nop();
 557         setup_secondary_APIC_clock();
 558         if (nmi_watchdog == NMI_IO_APIC) {
 559                 disable_8259A_irq(0);
 560                 enable_NMI_through_LVT0(NULL);
 561                 enable_8259A_irq(0);
 562         }
 563         enable_APIC_timer();
 564         /*
 565          * low-memory mappings have been cleared, flush them from
 566          * the local TLBs too.
 567          */
 568         local_flush_tlb();
 569
 570         /* This must be done before setting cpu_online_map */
 571         set_cpu_sibling_map(raw_smp_processor_id());
 572         wmb();
 573
 574         /*
 575          * We need to hold call_lock, so there is no inconsistency
 576          * between the time smp_call_function() determines number of
 577          * IPI receipients, and the time when the determination is made
 578          * for which cpus receive the IPI. Holding this
 579          * lock helps us to not include this cpu in a currently in progress
 580          * smp_call_function().
 581          */
 582         lock_ipi_call_lock();
 583         cpu_set(smp_processor_id(), cpu_online_map);
 584         unlock_ipi_call_lock();
 585         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 586
 587         /* We can take interrupts now: we're officially "up". */
 588         local_irq_enable();
 589
 590         wmb();
 591         cpu_idle();
 592 }
 593
 594 /*
 595  * Everything has been set up for the secondary
 596  * CPUs - they just need to reload everything
 597  * from the task structure
 598  * This function must not return.
 599  */
 600 void __devinit initialize_secondary(void)
 601 {
 602         /*
 603          * switch to the per CPU GDT we already set up
 604          * in do_boot_cpu()
 605          */
 606         cpu_set_gdt(current_thread_info()->cpu);
 607
 608         /*
 609          * We don't actually need to load the full TSS,
 610          * basically just the stack pointer and the eip.
 611          */
 612
 613         asm volatile(
 614                 "movl %0,%%esp\n\t"
 615                 "jmp *%1"
 616                 :
 617                 :"m" (current->thread.esp),"m" (current->thread.eip));
 618 }
 619
 620 /* Static state in head.S used to set up a CPU */
 621 extern struct {
 622         void * esp;
 623         unsigned short ss;
 624 } stack_start;
 625 extern struct i386_pda *start_pda;
 626 extern struct Xgt_desc_struct cpu_gdt_descr;
 627
 628 #ifdef CONFIG_NUMA
 629
 630 /* which logical CPUs are on which nodes */
 631 cpumask_t node_2_cpu_mask[MAX_NUMNODES] __read_mostly =
 632                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
 633 EXPORT_SYMBOL(node_2_cpu_mask);
 634 /* which node each logical CPU is on */
 635 int cpu_2_node[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
 636 EXPORT_SYMBOL(cpu_2_node);
 637
 638 /* set up a mapping between cpu and node. */
 639 static inline void map_cpu_to_node(int cpu, int node)
 640 {
 641         printk("Mapping cpu %d to node %d\n", cpu, node);
 642         cpu_set(cpu, node_2_cpu_mask[node]);
 643         cpu_2_node[cpu] = node;
 644 }
 645
 646 /* undo a mapping between cpu and node. */
 647 static inline void unmap_cpu_to_node(int cpu)
 648 {
 649         int node;
 650
 651         printk("Unmapping cpu %d from all nodes\n", cpu);
 652         for (node = 0; node < MAX_NUMNODES; node ++)
 653                 cpu_clear(cpu, node_2_cpu_mask[node]);
 654         cpu_2_node[cpu] = 0;
 655 }
 656 #else /* !CONFIG_NUMA */
 657
 658 #define map_cpu_to_node(cpu, node)      ({})
 659 #define unmap_cpu_to_node(cpu)  ({})
 660
 661 #endif /* CONFIG_NUMA */
 662
 663 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = BAD_APICID };
 664
 665 static void map_cpu_to_logical_apicid(void)
 666 {
 667         int cpu = smp_processor_id();
 668         int apicid = logical_smp_processor_id();
 669         int node = apicid_to_node(apicid);
 670
 671         if (!node_online(node))
 672                 node = first_online_node;
 673
 674         cpu_2_logical_apicid[cpu] = apicid;
 675         map_cpu_to_node(cpu, node);
 676 }
 677
 678 static void unmap_cpu_to_logical_apicid(int cpu)
 679 {
 680         cpu_2_logical_apicid[cpu] = BAD_APICID;
 681         unmap_cpu_to_node(cpu);
 682 }
 683
 684 #if APIC_DEBUG
 685 static inline void __inquire_remote_apic(int apicid)
 686 {
 687         int i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 688         char *names[] = { "ID", "VERSION", "SPIV" };
 689         int timeout, status;
 690
 691         printk("Inquiring remote APIC #%d...\n", apicid);
 692
 693         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 694                 printk("... APIC #%d %s: ", apicid, names[i]);
 695
 696                 /*
 697                  * Wait for idle.
 698                  */
 699                 apic_wait_icr_idle();
 700
 701                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(apicid));
 702                 apic_write_around(APIC_ICR, APIC_DM_REMRD | regs[i]);
 703
 704                 timeout = 0;
 705                 do {
 706                         udelay(100);
 707                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 708                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 709
 710                 switch (status) {
 711                 case APIC_ICR_RR_VALID:
 712                         status = apic_read(APIC_RRR);
 713                         printk("%08x\n", status);
 714                         break;
 715                 default:
 716                         printk("failed\n");
 717                 }
 718         }
 719 }
 720 #endif
 721
 722 #ifdef WAKE_SECONDARY_VIA_NMI
 723 /*
 724  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 725  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 726  * won't ... remember to clear down the APIC, etc later.
 727  */
 728 static int __devinit
 729 wakeup_secondary_cpu(int logical_apicid, unsigned long start_eip)
 730 {
 731         unsigned long send_status = 0, accept_status = 0;
 732         int timeout, maxlvt;
 733
 734         /* Target chip */
 735         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(logical_apicid));
 736
 737         /* Boot on the stack */
 738         /* Kick the second */
 739         apic_write_around(APIC_ICR, APIC_DM_NMI | APIC_DEST_LOGICAL);
 740
 741         Dprintk("Waiting for send to finish...\n");
 742         timeout = 0;
 743         do {
 744                 Dprintk("+");
 745                 udelay(100);
 746                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 747         } while (send_status && (timeout++ < 1000));
 748
 749         /*
 750          * Give the other CPU some time to accept the IPI.
 751          */
 752         udelay(200);
 753         /*
 754          * Due to the Pentium erratum 3AP.
 755          */
 756         maxlvt = get_maxlvt();
 757         if (maxlvt > 3) {
 758                 apic_read_around(APIC_SPIV);
 759                 apic_write(APIC_ESR, 0);
 760         }
 761         accept_status = (apic_read(APIC_ESR) & 0xEF);
 762         Dprintk("NMI sent.\n");
 763
 764         if (send_status)
 765                 printk("APIC never delivered???\n");
 766         if (accept_status)
 767                 printk("APIC delivery error (%lx).\n", accept_status);
 768
 769         return (send_status | accept_status);
 770 }
 771 #endif  /* WAKE_SECONDARY_VIA_NMI */
 772
 773 #ifdef WAKE_SECONDARY_VIA_INIT
 774 static int __devinit
 775 wakeup_secondary_cpu(int phys_apicid, unsigned long start_eip)
 776 {
 777         unsigned long send_status = 0, accept_status = 0;
 778         int maxlvt, timeout, num_starts, j;
 779
 780         /*
 781          * Be paranoid about clearing APIC errors.
 782          */
 783         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 784                 apic_read_around(APIC_SPIV);
 785                 apic_write(APIC_ESR, 0);
 786                 apic_read(APIC_ESR);
 787         }
 788
 789         Dprintk("Asserting INIT.\n");
 790
 791         /*
 792          * Turn INIT on target chip
 793          */
 794         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 795
 796         /*
 797          * Send IPI
 798          */
 799         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_INT_ASSERT
 800                                 | APIC_DM_INIT);
 801
 802         Dprintk("Waiting for send to finish...\n");
 803         timeout = 0;
 804         do {
 805                 Dprintk("+");
 806                 udelay(100);
 807                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 808         } while (send_status && (timeout++ < 1000));
 809
 810         mdelay(10);
 811
 812         Dprintk("Deasserting INIT.\n");
 813
 814         /* Target chip */
 815         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 816
 817         /* Send IPI */
 818         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_DM_INIT);
 819
 820         Dprintk("Waiting for send to finish...\n");
 821         timeout = 0;
 822         do {
 823                 Dprintk("+");
 824                 udelay(100);
 825                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 826         } while (send_status && (timeout++ < 1000));
 827
 828         atomic_set(&init_deasserted, 1);
 829
 830         /*
 831          * Should we send STARTUP IPIs ?
 832          *
 833          * Determine this based on the APIC version.
 834          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 835          */
 836         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 837                 num_starts = 2;
 838         else
 839                 num_starts = 0;
 840
 841         /*
 842          * Paravirt / VMI wants a startup IPI hook here to set up the
 843          * target processor state.
 844          */
 845         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 846                          (unsigned long) stack_start.esp);
 847
 848         /*
 849          * Run STARTUP IPI loop.
 850          */
 851         Dprintk("#startup loops: %d.\n", num_starts);
 852
 853         maxlvt = get_maxlvt();
 854
 855         for (j = 1; j <= num_starts; j++) {
 856                 Dprintk("Sending STARTUP #%d.\n",j);
 857                 apic_read_around(APIC_SPIV);
 858                 apic_write(APIC_ESR, 0);
 859                 apic_read(APIC_ESR);
 860                 Dprintk("After apic_write.\n");
 861
 862                 /*
 863                  * STARTUP IPI
 864                  */
 865
 866                 /* Target chip */
 867                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 868
 869                 /* Boot on the stack */
 870                 /* Kick the second */
 871                 apic_write_around(APIC_ICR, APIC_DM_STARTUP
 872                                         | (start_eip >> 12));
 873
 874                 /*
 875                  * Give the other CPU some time to accept the IPI.
 876                  */
 877                 udelay(300);
 878
 879                 Dprintk("Startup point 1.\n");
 880
 881                 Dprintk("Waiting for send to finish...\n");
 882                 timeout = 0;
 883                 do {
 884                         Dprintk("+");
 885                         udelay(100);
 886                         send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 887                 } while (send_status && (timeout++ < 1000));
 888
 889                 /*
 890                  * Give the other CPU some time to accept the IPI.
 891                  */
 892                 udelay(200);
 893                 /*
 894                  * Due to the Pentium erratum 3AP.
 895                  */
 896                 if (maxlvt > 3) {
 897                         apic_read_around(APIC_SPIV);
 898                         apic_write(APIC_ESR, 0);
 899                 }
 900                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 901                 if (send_status || accept_status)
 902                         break;
 903         }
 904         Dprintk("After Startup.\n");
 905
 906         if (send_status)
 907                 printk("APIC never delivered???\n");
 908         if (accept_status)
 909                 printk("APIC delivery error (%lx).\n", accept_status);
 910
 911         return (send_status | accept_status);
 912 }
 913 #endif  /* WAKE_SECONDARY_VIA_INIT */
 914
 915 extern cpumask_t cpu_initialized;
 916 static inline int alloc_cpu_id(void)
 917 {
 918         cpumask_t       tmp_map;
 919         int cpu;
 920         cpus_complement(tmp_map, cpu_present_map);
 921         cpu = first_cpu(tmp_map);
 922         if (cpu >= NR_CPUS)
 923                 return -ENODEV;
 924         return cpu;
 925 }
 926
 927 #ifdef CONFIG_HOTPLUG_CPU
 928 static struct task_struct * __devinitdata cpu_idle_tasks[NR_CPUS];
 929 static inline struct task_struct * alloc_idle_task(int cpu)
 930 {
 931         struct task_struct *idle;
 932
 933         if ((idle = cpu_idle_tasks[cpu]) != NULL) {
 934                 /* initialize thread_struct.  we really want to avoid destroy
 935                  * idle tread
 936                  */
 937                 idle->thread.esp = (unsigned long)task_pt_regs(idle);
 938                 init_idle(idle, cpu);
 939                 return idle;
 940         }
 941         idle = fork_idle(cpu);
 942
 943         if (!IS_ERR(idle))
 944                 cpu_idle_tasks[cpu] = idle;
 945         return idle;
 946 }
 947 #else
 948 #define alloc_idle_task(cpu) fork_idle(cpu)
 949 #endif
 950
 951 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 952 /*
 953  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 954  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 955  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
 956  */
 957 {
 958         struct task_struct *idle;
 959         unsigned long boot_error;
 960         int timeout;
 961         unsigned long start_eip;
 962         unsigned short nmi_high = 0, nmi_low = 0;
 963
 964         /*
 965          * We can't use kernel_thread since we must avoid to
 966          * reschedule the child.
 967          */
 968         idle = alloc_idle_task(cpu);
 969         if (IS_ERR(idle))
 970                 panic("failed fork for CPU %d", cpu);
 971
 972         /* Pre-allocate and initialize the CPU's GDT and PDA so it
 973            doesn't have to do any memory allocation during the
 974            delicate CPU-bringup phase. */
 975         if (!init_gdt(cpu, idle)) {
 976                 printk(KERN_INFO "Couldn't allocate GDT/PDA for CPU %d\n", cpu);
 977                 return -1;      /* ? */
 978         }
 979
 980         idle->thread.eip = (unsigned long) start_secondary;
 981         /* start_eip had better be page-aligned! */
 982         start_eip = setup_trampoline();
 983
 984         ++cpucount;
 985         alternatives_smp_switch(1);
 986
 987         /* So we see what's up   */
 988         printk("Booting processor %d/%d eip %lx\n", cpu, apicid, start_eip);
 989         /* Stack for startup_32 can be just as for start_secondary onwards */
 990         stack_start.esp = (void *) idle->thread.esp;
 991
 992         irq_ctx_init(cpu);
 993
 994         x86_cpu_to_apicid[cpu] = apicid;
 995         /*
 996          * This grunge runs the startup process for
 997          * the targeted processor.
 998          */
 999
1000         atomic_set(&init_deasserted, 0);
1001
1002         Dprintk("Setting warm reset code and vector.\n");
1003
1004         store_NMI_vector(&nmi_high, &nmi_low);
1005
1006         smpboot_setup_warm_reset_vector(start_eip);
1007
1008         /*
1009          * Starting actual IPI sequence...
1010          */
1011         boot_error = wakeup_secondary_cpu(apicid, start_eip);
1012
1013         if (!boot_error) {
1014                 /*
1015                  * allow APs to start initializing.
1016                  */
1017                 Dprintk("Before Callout %d.\n", cpu);
1018                 cpu_set(cpu, cpu_callout_map);
1019                 Dprintk("After Callout %d.\n", cpu);
1020
1021                 /*
1022                  * Wait 5s total for a response
1023                  */
1024                 for (timeout = 0; timeout < 50000; timeout++) {
1025                         if (cpu_isset(cpu, cpu_callin_map))
1026                                 break;  /* It has booted */
1027                         udelay(100);
1028                 }
1029
1030                 if (cpu_isset(cpu, cpu_callin_map)) {
1031                         /* number CPUs logically, starting from 1 (BSP is 0) */
1032                         Dprintk("OK.\n");
1033                         printk("CPU%d: ", cpu);
1034                         print_cpu_info(&cpu_data[cpu]);
1035                         Dprintk("CPU has booted.\n");
1036                 } else {
1037                         boot_error= 1;
1038                         if (*((volatile unsigned char *)trampoline_base)
1039                                         == 0xA5)
1040                                 /* trampoline started but...? */
1041                                 printk("Stuck ??\n");
1042                         else
1043                                 /* trampoline code not run */
1044                                 printk("Not responding.\n");
1045                         inquire_remote_apic(apicid);
1046                 }
1047         }
1048
1049         if (boot_error) {
1050                 /* Try to put things back the way they were before ... */
1051                 unmap_cpu_to_logical_apicid(cpu);
1052                 cpu_clear(cpu, cpu_callout_map); /* was set here (do_boot_cpu()) */
1053                 cpu_clear(cpu, cpu_initialized); /* was set by cpu_init() */
1054                 cpucount--;
1055         } else {
1056                 x86_cpu_to_apicid[cpu] = apicid;
1057                 cpu_set(cpu, cpu_present_map);
1058         }
1059
1060         /* mark "stuck" area as not stuck */
1061         *((volatile unsigned long *)trampoline_base) = 0;
1062
1063         return boot_error;
1064 }
1065
1066 #ifdef CONFIG_HOTPLUG_CPU
1067 void cpu_exit_clear(void)
1068 {
1069         int cpu = raw_smp_processor_id();
1070
1071         idle_task_exit();
1072
1073         cpucount --;
1074         cpu_uninit();
1075         irq_ctx_exit(cpu);
1076
1077         cpu_clear(cpu, cpu_callout_map);
1078         cpu_clear(cpu, cpu_callin_map);
1079
1080         cpu_clear(cpu, smp_commenced_mask);
1081         unmap_cpu_to_logical_apicid(cpu);
1082 }
1083
1084 struct warm_boot_cpu_info {
1085         struct completion *complete;
1086         struct work_struct task;
1087         int apicid;
1088         int cpu;
1089 };
1090
1091 static void __cpuinit do_warm_boot_cpu(struct work_struct *work)
1092 {
1093         struct warm_boot_cpu_info *info =
1094                 container_of(work, struct warm_boot_cpu_info, task);
1095         do_boot_cpu(info->apicid, info->cpu);
1096         complete(info->complete);
1097 }
1098
1099 static int __cpuinit __smp_prepare_cpu(int cpu)
1100 {
1101         DECLARE_COMPLETION_ONSTACK(done);
1102         struct warm_boot_cpu_info info;
1103         int     apicid, ret;
1104         struct Xgt_desc_struct *cpu_gdt_descr = &per_cpu(cpu_gdt_descr, cpu);
1105
1106         apicid = x86_cpu_to_apicid[cpu];
1107         if (apicid == BAD_APICID) {
1108                 ret = -ENODEV;
1109                 goto exit;
1110         }
1111
1112         /*
1113          * the CPU isn't initialized at boot time, allocate gdt table here.
1114          * cpu_init will initialize it
1115          */
1116         if (!cpu_gdt_descr->address) {
1117                 cpu_gdt_descr->address = get_zeroed_page(GFP_KERNEL);
1118                 if (!cpu_gdt_descr->address)
1119                         printk(KERN_CRIT "CPU%d failed to allocate GDT\n", cpu);
1120                         ret = -ENOMEM;
1121                         goto exit;
1122         }
1123
1124         info.complete = &done;
1125         info.apicid = apicid;
1126         info.cpu = cpu;
1127         INIT_WORK(&info.task, do_warm_boot_cpu);
1128
1129         tsc_sync_disabled = 1;
1130
1131         /* init low mem mapping */
1132         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
1133                         min_t(unsigned long, KERNEL_PGD_PTRS, USER_PGD_PTRS));
1134         flush_tlb_all();
1135         schedule_work(&info.task);
1136         wait_for_completion(&done);
1137
1138         tsc_sync_disabled = 0;
1139         zap_low_mappings();
1140         ret = 0;
1141 exit:
1142         return ret;
1143 }
1144 #endif
1145
1146 static void smp_tune_scheduling(void)
1147 {
1148         unsigned long cachesize;       /* kB   */
1149
1150         if (cpu_khz) {
1151                 cachesize = boot_cpu_data.x86_cache_size;
1152
1153                 if (cachesize > 0)
1154                         max_cache_size = cachesize * 1024;
1155         }
1156 }
1157
1158 /*
1159  * Cycle through the processors sending APIC IPIs to boot each.
1160  */
1161
1162 static int boot_cpu_logical_apicid;
1163 /* Where the IO area was mapped on multiquad, always 0 otherwise */
1164 void *xquad_portio;
1165 #ifdef CONFIG_X86_NUMAQ
1166 EXPORT_SYMBOL(xquad_portio);
1167 #endif
1168
1169 static void __init smp_boot_cpus(unsigned int max_cpus)
1170 {
1171         int apicid, cpu, bit, kicked;
1172         unsigned long bogosum = 0;
1173
1174         /*
1175          * Setup boot CPU information
1176          */
1177         smp_store_cpu_info(0); /* Final full version of the data */
1178         printk("CPU%d: ", 0);
1179         print_cpu_info(&cpu_data[0]);
1180
1181         boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
1182         boot_cpu_logical_apicid = logical_smp_processor_id();
1183         x86_cpu_to_apicid[0] = boot_cpu_physical_apicid;
1184
1185         current_thread_info()->cpu = 0;
1186         smp_tune_scheduling();
1187
1188         set_cpu_sibling_map(0);
1189
1190         /*
1191          * If we couldn't find an SMP configuration at boot time,
1192          * get out of here now!
1193          */
1194         if (!smp_found_config && !acpi_lapic) {
1195                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1196                 smpboot_clear_io_apic_irqs();
1197                 phys_cpu_present_map = physid_mask_of_physid(0);
1198                 if (APIC_init_uniprocessor())
1199                         printk(KERN_NOTICE "Local APIC not detected."
1200                                            " Using dummy APIC emulation.\n");
1201                 map_cpu_to_logical_apicid();
1202                 cpu_set(0, cpu_sibling_map[0]);
1203                 cpu_set(0, cpu_core_map[0]);
1204                 return;
1205         }
1206
1207         /*
1208          * Should not be necessary because the MP table should list the boot
1209          * CPU too, but we do it for the sake of robustness anyway.
1210          * Makes no sense to do this check in clustered apic mode, so skip it
1211          */
1212         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
1213                 printk("weird, boot CPU (#%d) not listed by the BIOS.\n",
1214                                 boot_cpu_physical_apicid);
1215                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1216         }
1217
1218         /*
1219          * If we couldn't find a local APIC, then get out of here now!
1220          */
1221         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) && !cpu_has_apic) {
1222                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1223                         boot_cpu_physical_apicid);
1224                 printk(KERN_ERR "... forcing use of dummy APIC emulation. (tell your hw vendor)\n");
1225                 smpboot_clear_io_apic_irqs();
1226                 phys_cpu_present_map = physid_mask_of_physid(0);
1227                 cpu_set(0, cpu_sibling_map[0]);
1228                 cpu_set(0, cpu_core_map[0]);
1229                 return;
1230         }
1231
1232         verify_local_APIC();
1233
1234         /*
1235          * If SMP should be disabled, then really disable it!
1236          */
1237         if (!max_cpus) {
1238                 smp_found_config = 0;
1239                 printk(KERN_INFO "SMP mode deactivated, forcing use of dummy APIC emulation.\n");
1240                 smpboot_clear_io_apic_irqs();
1241                 phys_cpu_present_map = physid_mask_of_physid(0);
1242                 cpu_set(0, cpu_sibling_map[0]);
1243                 cpu_set(0, cpu_core_map[0]);
1244                 return;
1245         }
1246
1247         connect_bsp_APIC();
1248         setup_local_APIC();
1249         map_cpu_to_logical_apicid();
1250
1251
1252         setup_portio_remap();
1253
1254         /*
1255          * Scan the CPU present map and fire up the other CPUs via do_boot_cpu
1256          *
1257          * In clustered apic mode, phys_cpu_present_map is a constructed thus:
1258          * bits 0-3 are quad0, 4-7 are quad1, etc. A perverse twist on the
1259          * clustered apic ID.
1260          */
1261         Dprintk("CPU present map: %lx\n", physids_coerce(phys_cpu_present_map));
1262
1263         kicked = 1;
1264         for (bit = 0; kicked < NR_CPUS && bit < MAX_APICS; bit++) {
1265                 apicid = cpu_present_to_apicid(bit);
1266                 /*
1267                  * Don't even attempt to start the boot CPU!
1268                  */
1269                 if ((apicid == boot_cpu_apicid) || (apicid == BAD_APICID))
1270                         continue;
1271
1272                 if (!check_apicid_present(bit))
1273                         continue;
1274                 if (max_cpus <= cpucount+1)
1275                         continue;
1276
1277                 if (((cpu = alloc_cpu_id()) <= 0) || do_boot_cpu(apicid, cpu))
1278                         printk("CPU #%d not responding - cannot use it.\n",
1279                                                                 apicid);
1280                 else
1281                         ++kicked;
1282         }
1283
1284         /*
1285          * Cleanup possible dangling ends...
1286          */
1287         smpboot_restore_warm_reset_vector();
1288
1289         /*
1290          * Allow the user to impress friends.
1291          */
1292         Dprintk("Before bogomips.\n");
1293         for (cpu = 0; cpu < NR_CPUS; cpu++)
1294                 if (cpu_isset(cpu, cpu_callout_map))
1295                         bogosum += cpu_data[cpu].loops_per_jiffy;
1296         printk(KERN_INFO
1297                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
1298                 cpucount+1,
1299                 bogosum/(500000/HZ),
1300                 (bogosum/(5000/HZ))%100);
1301
1302         Dprintk("Before bogocount - setting activated=1.\n");
1303
1304         if (smp_b_stepping)
1305                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable with B stepping processors.\n");
1306
1307         /*
1308          * Don't taint if we are running SMP kernel on a single non-MP
1309          * approved Athlon
1310          */
1311         if (tainted & TAINT_UNSAFE_SMP) {
1312                 if (cpucount)
1313                         printk (KERN_INFO "WARNING: This combination of AMD processors is not suitable for SMP.\n");
1314                 else
1315                         tainted &= ~TAINT_UNSAFE_SMP;
1316         }
1317
1318         Dprintk("Boot done.\n");
1319
1320         /*
1321          * construct cpu_sibling_map[], so that we can tell sibling CPUs
1322          * efficiently.
1323          */
1324         for (cpu = 0; cpu < NR_CPUS; cpu++) {
1325                 cpus_clear(cpu_sibling_map[cpu]);
1326                 cpus_clear(cpu_core_map[cpu]);
1327         }
1328
1329         cpu_set(0, cpu_sibling_map[0]);
1330         cpu_set(0, cpu_core_map[0]);
1331
1332         smpboot_setup_io_apic();
1333
1334         setup_boot_APIC_clock();
1335
1336         /*
1337          * Synchronize the TSC with the AP
1338          */
1339         if (cpu_has_tsc && cpucount && cpu_khz)
1340                 synchronize_tsc_bp();
1341 }
1342
1343 /* These are wrappers to interface to the new boot process.  Someone
1344    who understands all this stuff should rewrite it properly. --RR 15/Jul/02 */
1345 void __init smp_prepare_cpus(unsigned int max_cpus)
1346 {
1347         smp_commenced_mask = cpumask_of_cpu(0);
1348         cpu_callin_map = cpumask_of_cpu(0);
1349         mb();
1350         smp_boot_cpus(max_cpus);
1351 }
1352
1353 void __devinit smp_prepare_boot_cpu(void)
1354 {
1355         cpu_set(smp_processor_id(), cpu_online_map);
1356         cpu_set(smp_processor_id(), cpu_callout_map);
1357         cpu_set(smp_processor_id(), cpu_present_map);
1358         cpu_set(smp_processor_id(), cpu_possible_map);
1359         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
1360 }
1361
1362 #ifdef CONFIG_HOTPLUG_CPU
1363 static void
1364 remove_siblinginfo(int cpu)
1365 {
1366         int sibling;
1367         struct cpuinfo_x86 *c = cpu_data;
1368
1369         for_each_cpu_mask(sibling, cpu_core_map[cpu]) {
1370                 cpu_clear(cpu, cpu_core_map[sibling]);
1371                 /*
1372                  * last thread sibling in this cpu core going down
1373                  */
1374                 if (cpus_weight(cpu_sibling_map[cpu]) == 1)
1375                         c[sibling].booted_cores--;
1376         }
1377
1378         for_each_cpu_mask(sibling, cpu_sibling_map[cpu])
1379                 cpu_clear(cpu, cpu_sibling_map[sibling]);
1380         cpus_clear(cpu_sibling_map[cpu]);
1381         cpus_clear(cpu_core_map[cpu]);
1382         c[cpu].phys_proc_id = 0;
1383         c[cpu].cpu_core_id = 0;
1384         cpu_clear(cpu, cpu_sibling_setup_map);
1385 }
1386
1387 int __cpu_disable(void)
1388 {
1389         cpumask_t map = cpu_online_map;
1390         int cpu = smp_processor_id();
1391
1392         /*
1393          * Perhaps use cpufreq to drop frequency, but that could go
1394          * into generic code.
1395          *
1396          * We won't take down the boot processor on i386 due to some
1397          * interrupts only being able to be serviced by the BSP.
1398          * Especially so if we're not using an IOAPIC   -zwane
1399          */
1400         if (cpu == 0)
1401                 return -EBUSY;
1402         if (nmi_watchdog == NMI_LOCAL_APIC)
1403                 stop_apic_nmi_watchdog(NULL);
1404         clear_local_APIC();
1405         /* Allow any queued timer interrupts to get serviced */
1406         local_irq_enable();
1407         mdelay(1);
1408         local_irq_disable();
1409
1410         remove_siblinginfo(cpu);
1411
1412         cpu_clear(cpu, map);
1413         fixup_irqs(map);
1414         /* It's now safe to remove this processor from the online map */
1415         cpu_clear(cpu, cpu_online_map);
1416         return 0;
1417 }
1418
1419 void __cpu_die(unsigned int cpu)
1420 {
1421         /* We don't do anything here: idle task is faking death itself. */
1422         unsigned int i;
1423
1424         for (i = 0; i < 10; i++) {
1425                 /* They ack this in play_dead by setting CPU_DEAD */
1426                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1427                         printk ("CPU %d is now offline\n", cpu);
1428                         if (1 == num_online_cpus())
1429                                 alternatives_smp_switch(0);
1430                         return;
1431                 }
1432                 msleep(100);
1433         }
1434         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1435 }
1436 #else /* ... !CONFIG_HOTPLUG_CPU */
1437 int __cpu_disable(void)
1438 {
1439         return -ENOSYS;
1440 }
1441
1442 void __cpu_die(unsigned int cpu)
1443 {
1444         /* We said "no" in __cpu_disable */
1445         BUG();
1446 }
1447 #endif /* CONFIG_HOTPLUG_CPU */
1448
1449 int __cpuinit __cpu_up(unsigned int cpu)
1450 {
1451 #ifdef CONFIG_HOTPLUG_CPU
1452         int ret=0;
1453
1454         /*
1455          * We do warm boot only on cpus that had booted earlier
1456          * Otherwise cold boot is all handled from smp_boot_cpus().
1457          * cpu_callin_map is set during AP kickstart process. Its reset
1458          * when a cpu is taken offline from cpu_exit_clear().
1459          */
1460         if (!cpu_isset(cpu, cpu_callin_map))
1461                 ret = __smp_prepare_cpu(cpu);
1462
1463         if (ret)
1464                 return -EIO;
1465 #endif
1466
1467         /* In case one didn't come up */
1468         if (!cpu_isset(cpu, cpu_callin_map)) {
1469                 printk(KERN_DEBUG "skipping cpu%d, didn't come online\n", cpu);
1470                 local_irq_enable();
1471                 return -EIO;
1472         }
1473
1474         local_irq_enable();
1475         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
1476         /* Unleash the CPU! */
1477         cpu_set(cpu, smp_commenced_mask);
1478         while (!cpu_isset(cpu, cpu_online_map))
1479                 cpu_relax();
1480
1481 #ifdef CONFIG_X86_GENERICARCH
1482         if (num_online_cpus() > 8 && genapic == &apic_default)
1483                 panic("Default flat APIC routing can't be used with > 8 cpus\n");
1484 #endif
1485
1486         return 0;
1487 }
1488
1489 void __init smp_cpus_done(unsigned int max_cpus)
1490 {
1491 #ifdef CONFIG_X86_IO_APIC
1492         setup_ioapic_dest();
1493 #endif
1494         zap_low_mappings();
1495 #ifndef CONFIG_HOTPLUG_CPU
1496         /*
1497          * Disable executability of the SMP trampoline:
1498          */
1499         set_kernel_exec((unsigned long)trampoline_base, trampoline_exec);
1500 #endif
1501 }
1502
1503 void __init smp_intr_init(void)
1504 {
1505         /*
1506          * IRQ0 must be given a fixed assignment and initialized,
1507          * because it's used before the IO-APIC is set up.
1508          */
1509         set_intr_gate(FIRST_DEVICE_VECTOR, interrupt[0]);
1510
1511         /*
1512          * The reschedule interrupt is a CPU-to-CPU reschedule-helper
1513          * IPI, driven by wakeup.
1514          */
1515         set_intr_gate(RESCHEDULE_VECTOR, reschedule_interrupt);
1516
1517         /* IPI for invalidation */
1518         set_intr_gate(INVALIDATE_TLB_VECTOR, invalidate_interrupt);
1519
1520         /* IPI for generic function call */
1521         set_intr_gate(CALL_FUNCTION_VECTOR, call_function_interrupt);
1522 }
1523
1524 /*
1525  * If the BIOS enumerates physical processors before logical,
1526  * maxcpus=N at enumeration-time can be used to disable HT.
1527  */
1528 static int __init parse_maxcpus(char *arg)
1529 {
1530         extern unsigned int maxcpus;
1531
1532         maxcpus = simple_strtoul(arg, NULL, 0);
1533         return 0;
1534 }
1535 early_param("maxcpus", parse_maxcpus);