[net-next-2.6.git] / arch / arm / plat-mxc / include / mach / mx35.h

#ifndef __MACH_MX35_H__
#define __MACH_MX35_H__
/*
 * IRAM
 */
#define MX35_IRAM_BASE_ADDR		0x10000000	/* internal ram */
#define MX35_IRAM_SIZE			SZ_128K

#define MX35_L2CC_BASE_ADDR		0x30000000
#define MX35_L2CC_SIZE			SZ_1M

#define MX35_AIPS1_BASE_ADDR		0x43f00000
#define MX35_AIPS1_BASE_ADDR_VIRT	0xfc000000
#define MX35_AIPS1_SIZE			SZ_1M
#define MX35_MAX_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0x04000)
#define MX35_EVTMON_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0x08000)
#define MX35_CLKCTL_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0x0c000)
#define MX35_ETB_SLOT4_BASE_ADDR		(MX35_AIPS1_BASE_ADDR + 0x10000)
#define MX35_ETB_SLOT5_BASE_ADDR		(MX35_AIPS1_BASE_ADDR + 0x14000)
#define MX35_ECT_CTIO_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0x18000)
#define MX35_I2C1_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0x80000)
#define MX35_I2C3_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0x84000)
#define MX35_UART1_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0x90000)
#define MX35_UART2_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0x94000)
#define MX35_I2C2_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0x98000)
#define MX35_OWIRE_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0x9c000)
#define MX35_SSI1_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0xa0000)
#define MX35_CSPI1_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0xa4000)
#define MX35_KPP_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0xa8000)
#define MX35_IOMUXC_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0xac000)
#define MX35_ECT_IP1_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0xb8000)
#define MX35_ECT_IP2_BASE_ADDR			(MX35_AIPS1_BASE_ADDR + 0xbc000)

#define MX35_SPBA0_BASE_ADDR		0x50000000
#define MX35_SPBA0_BASE_ADDR_VIRT	0xfc100000
#define MX35_SPBA0_SIZE			SZ_1M
#define MX35_UART3_BASE_ADDR			(MX35_SPBA0_BASE_ADDR + 0x0c000)
#define MX35_CSPI2_BASE_ADDR			(MX35_SPBA0_BASE_ADDR + 0x10000)
#define MX35_SSI2_BASE_ADDR			(MX35_SPBA0_BASE_ADDR + 0x14000)
#define MX35_ATA_DMA_BASE_ADDR			(MX35_SPBA0_BASE_ADDR + 0x20000)
#define MX35_MSHC1_BASE_ADDR			(MX35_SPBA0_BASE_ADDR + 0x24000)
#define MX35_FEC_BASE_ADDR		0x50038000
#define MX35_SPBA_CTRL_BASE_ADDR		(MX35_SPBA0_BASE_ADDR + 0x3c000)

#define MX35_AIPS2_BASE_ADDR		0x53f00000
#define MX35_AIPS2_BASE_ADDR_VIRT	0xfc200000
#define MX35_AIPS2_SIZE			SZ_1M
#define MX35_CCM_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0x80000)
#define MX35_GPT1_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0x90000)
#define MX35_EPIT1_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0x94000)
#define MX35_EPIT2_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0x98000)
#define MX35_GPIO3_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xa4000)
#define MX35_SCC_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xac000)
#define MX35_RNGA_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xb0000)
#define MX35_ESDHC1_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xb4000)
#define MX35_ESDHC2_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xb8000)
#define MX35_ESDHC3_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xbc000)
#define MX35_IPU_CTRL_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xc0000)
#define MX35_AUDMUX_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xc4000)
#define MX35_GPIO1_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xcc000)
#define MX35_GPIO2_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xd0000)
#define MX35_SDMA_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xd4000)
#define MX35_RTC_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xd8000)
#define MX35_WDOG_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xdc000)
#define MX35_PWM_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xe0000)
#define MX35_CAN1_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xe4000)
#define MX35_CAN2_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xe8000)
#define MX35_RTIC_BASE_ADDR			(MX35_AIPS2_BASE_ADDR + 0xec000)
#define MX35_OTG_BASE_ADDR		0x53ff4000

#define MX35_ROMP_BASE_ADDR		0x60000000
#define MX35_ROMP_BASE_ADDR_VIRT	0xfc500000
#define MX35_ROMP_SIZE			SZ_1M

#define MX35_AVIC_BASE_ADDR		0x68000000
#define MX35_AVIC_BASE_ADDR_VIRT	0xfc400000
#define MX35_AVIC_SIZE			SZ_1M

/*
 * Memory regions and CS
 */
#define MX35_IPU_MEM_BASE_ADDR		0x70000000
#define MX35_CSD0_BASE_ADDR		0x80000000
#define MX35_CSD1_BASE_ADDR		0x90000000

#define MX35_CS0_BASE_ADDR		0xa0000000
#define MX35_CS1_BASE_ADDR		0xa8000000
#define MX35_CS2_BASE_ADDR		0xb0000000
#define MX35_CS3_BASE_ADDR		0xb2000000

#define MX35_CS4_BASE_ADDR		0xb4000000
#define MX35_CS4_BASE_ADDR_VIRT		0xf4000000
#define MX35_CS4_SIZE			SZ_32M

#define MX35_CS5_BASE_ADDR		0xb6000000
#define MX35_CS5_BASE_ADDR_VIRT		0xf6000000
#define MX35_CS5_SIZE			SZ_32M

/*
 * NAND, SDRAM, WEIM, M3IF, EMI controllers
 */
#define MX35_X_MEMC_BASE_ADDR		0xb8000000
#define MX35_X_MEMC_BASE_ADDR_VIRT	0xfc320000
#define MX35_X_MEMC_SIZE		SZ_64K
#define MX35_ESDCTL_BASE_ADDR			(MX35_X_MEMC_BASE_ADDR + 0x1000)
#define MX35_WEIM_BASE_ADDR			(MX35_X_MEMC_BASE_ADDR + 0x2000)
#define MX35_M3IF_BASE_ADDR			(MX35_X_MEMC_BASE_ADDR + 0x3000)
#define MX35_EMI_CTL_BASE_ADDR			(MX35_X_MEMC_BASE_ADDR + 0x4000)
#define MX35_PCMCIA_CTL_BASE_ADDR		MX35_EMI_CTL_BASE_ADDR

#define MX35_NFC_BASE_ADDR		0xbb000000
#define MX35_PCMCIA_MEM_BASE_ADDR	0xbc000000

#define MX35_IO_ADDRESS(x) (						\
	IMX_IO_ADDRESS(x, MX35_AIPS1) ?:				\
	IMX_IO_ADDRESS(x, MX35_AIPS2) ?:				\
	IMX_IO_ADDRESS(x, MX35_AVIC) ?:					\
	IMX_IO_ADDRESS(x, MX35_X_MEMC) ?:				\
	IMX_IO_ADDRESS(x, MX35_SPBA0))

/*
 * Interrupt numbers
 */
#define MX35_INT_OWIRE		2
#define MX35_INT_I2C3		3
#define MX35_INT_I2C2		4
#define MX35_INT_RTIC		6
#define MX35_INT_MMC_SDHC1	7
#define MX35_INT_MMC_SDHC2	8
#define MX35_INT_MMC_SDHC3	9
#define MX35_INT_I2C1		10
#define MX35_INT_SSI1		11
#define MX35_INT_SSI2		12
#define MX35_INT_CSPI2		13
#define MX35_INT_CSPI1		14
#define MX35_INT_ATA		15
#define MX35_INT_GPU2D		16
#define MX35_INT_ASRC		17
#define MX35_INT_UART3		18
#define MX35_INT_IIM		19
#define MX35_INT_RNGA		22
#define MX35_INT_EVTMON		23
#define MX35_INT_KPP		24
#define MX35_INT_RTC		25
#define MX35_INT_PWM		26
#define MX35_INT_EPIT2		27
#define MX35_INT_EPIT1		28
#define MX35_INT_GPT		29
#define MX35_INT_POWER_FAIL	30
#define MX35_INT_UART2		32
#define MX35_INT_NFC		33
#define MX35_INT_SDMA		34
#define MX35_INT_USBHS		35
#define MX35_INT_USBOTG		37
#define MX35_INT_MSHC1		39
#define MX35_INT_ESAI		40
#define MX35_INT_IPU_ERR	41
#define MX35_INT_IPU_SYN	42
#define MX35_INT_CAN1		43
#define MX35_INT_CAN2		44
#define MX35_INT_UART1		45
#define MX35_INT_MLB		46
#define MX35_INT_SPDIF		47
#define MX35_INT_ECT		48
#define MX35_INT_SCC_SCM	49
#define MX35_INT_SCC_SMN	50
#define MX35_INT_GPIO2		51
#define MX35_INT_GPIO1		52
#define MX35_INT_WDOG		55
#define MX35_INT_GPIO3		56
#define MX35_INT_FEC		57
#define MX35_INT_EXT_POWER	58
#define MX35_INT_EXT_TEMPER	59
#define MX35_INT_EXT_SENSOR60	60
#define MX35_INT_EXT_SENSOR61	61
#define MX35_INT_EXT_WDOG	62
#define MX35_INT_EXT_TV		63

#define MX35_DMA_REQ_SSI2_RX1   22
#define MX35_DMA_REQ_SSI2_TX1   23
#define MX35_DMA_REQ_SSI2_RX0   24
#define MX35_DMA_REQ_SSI2_TX0   25
#define MX35_DMA_REQ_SSI1_RX1   26
#define MX35_DMA_REQ_SSI1_TX1   27
#define MX35_DMA_REQ_SSI1_RX0   28
#define MX35_DMA_REQ_SSI1_TX0   29

#define MX35_PROD_SIGNATURE		0x1	/* For MX31 */

/* silicon revisions specific to i.MX31 */
#define MX35_CHIP_REV_1_0		0x10
#define MX35_CHIP_REV_1_1		0x11
#define MX35_CHIP_REV_1_2		0x12
#define MX35_CHIP_REV_1_3		0x13
#define MX35_CHIP_REV_2_0		0x20
#define MX35_CHIP_REV_2_1		0x21
#define MX35_CHIP_REV_2_2		0x22
#define MX35_CHIP_REV_2_3		0x23
#define MX35_CHIP_REV_3_0		0x30
#define MX35_CHIP_REV_3_1		0x31
#define MX35_CHIP_REV_3_2		0x32

#define MX35_SYSTEM_REV_MIN		MX35_CHIP_REV_1_0
#define MX35_SYSTEM_REV_NUM		3

#ifdef IMX_NEEDS_DEPRECATED_SYMBOLS
/* these should go away */
#define MXC_FEC_BASE_ADDR MX35_FEC_BASE_ADDR
#define MXC_INT_OWIRE MX35_INT_OWIRE
#define MXC_INT_MMC_SDHC2 MX35_INT_MMC_SDHC2
#define MXC_INT_MMC_SDHC3 MX35_INT_MMC_SDHC3
#define MXC_INT_GPU2D MX35_INT_GPU2D
#define MXC_INT_ASRC MX35_INT_ASRC
#define MXC_INT_USBHS MX35_INT_USBHS
#define MXC_INT_USBOTG MX35_INT_USBOTG
#define MXC_INT_ESAI MX35_INT_ESAI
#define MXC_INT_CAN1 MX35_INT_CAN1
#define MXC_INT_CAN2 MX35_INT_CAN2
#define MXC_INT_MLB MX35_INT_MLB
#define MXC_INT_SPDIF MX35_INT_SPDIF
#define MXC_INT_FEC MX35_INT_FEC
#endif

#endif /* ifndef __MACH_MX35_H__ */
Commit	Line	Data
3cdd5441 UKK	1	#ifndef __MACH_MX35_H__
3cdd5441 UKK	2	#define __MACH_MX35_H__
c0a5f855 SH	3	/*
	4	* IRAM
	5	*/
	6	#define MX35_IRAM_BASE_ADDR 0x10000000 /* internal ram */
ae55326a	7	#define MX35_IRAM_SIZE SZ_128K
c0a5f855	8
3f92a8bd UKK	9	#define MX35_L2CC_BASE_ADDR 0x30000000
	10	#define MX35_L2CC_SIZE SZ_1M
	11
	12	#define MX35_AIPS1_BASE_ADDR 0x43f00000
	13	#define MX35_AIPS1_BASE_ADDR_VIRT 0xfc000000
	14	#define MX35_AIPS1_SIZE SZ_1M
	15	#define MX35_MAX_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x04000)
	16	#define MX35_EVTMON_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x08000)
	17	#define MX35_CLKCTL_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x0c000)
	18	#define MX35_ETB_SLOT4_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x10000)
	19	#define MX35_ETB_SLOT5_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x14000)
	20	#define MX35_ECT_CTIO_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x18000)
7cdc8fa7	21	#define MX35_I2C1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x80000)
3f92a8bd UKK	22	#define MX35_I2C3_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x84000)
	23	#define MX35_UART1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x90000)
	24	#define MX35_UART2_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x94000)
	25	#define MX35_I2C2_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x98000)
	26	#define MX35_OWIRE_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0x9c000)
	27	#define MX35_SSI1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xa0000)
	28	#define MX35_CSPI1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xa4000)
	29	#define MX35_KPP_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xa8000)
	30	#define MX35_IOMUXC_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xac000)
	31	#define MX35_ECT_IP1_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xb8000)
	32	#define MX35_ECT_IP2_BASE_ADDR (MX35_AIPS1_BASE_ADDR + 0xbc000)
	33
	34	#define MX35_SPBA0_BASE_ADDR 0x50000000
	35	#define MX35_SPBA0_BASE_ADDR_VIRT 0xfc100000
	36	#define MX35_SPBA0_SIZE SZ_1M
	37	#define MX35_UART3_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x0c000)
	38	#define MX35_CSPI2_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x10000)
	39	#define MX35_SSI2_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x14000)
	40	#define MX35_ATA_DMA_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x20000)
	41	#define MX35_MSHC1_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x24000)
ae55326a	42	#define MX35_FEC_BASE_ADDR 0x50038000
3f92a8bd UKK	43	#define MX35_SPBA_CTRL_BASE_ADDR (MX35_SPBA0_BASE_ADDR + 0x3c000)
	44
	45	#define MX35_AIPS2_BASE_ADDR 0x53f00000
	46	#define MX35_AIPS2_BASE_ADDR_VIRT 0xfc200000
	47	#define MX35_AIPS2_SIZE SZ_1M
	48	#define MX35_CCM_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x80000)
	49	#define MX35_GPT1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x90000)
	50	#define MX35_EPIT1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x94000)
	51	#define MX35_EPIT2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x98000)
	52	#define MX35_GPIO3_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xa4000)
	53	#define MX35_SCC_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xac000)
	54	#define MX35_RNGA_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xb0000)
774305d0 WS	55	#define MX35_ESDHC1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xb4000)
	56	#define MX35_ESDHC2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xb8000)
	57	#define MX35_ESDHC3_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xbc000)
3f92a8bd UKK	58	#define MX35_IPU_CTRL_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xc0000)
	59	#define MX35_AUDMUX_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xc4000)
	60	#define MX35_GPIO1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xcc000)
	61	#define MX35_GPIO2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xd0000)
	62	#define MX35_SDMA_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xd4000)
	63	#define MX35_RTC_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xd8000)
	64	#define MX35_WDOG_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xdc000)
	65	#define MX35_PWM_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xe0000)
a7d945a4 MKB	66	#define MX35_CAN1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xe4000)
a7d945a4 MKB	67	#define MX35_CAN2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xe8000)
3f92a8bd	68	#define MX35_RTIC_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xec000)
ae55326a	69	#define MX35_OTG_BASE_ADDR 0x53ff4000
3f92a8bd UKK	70
	71	#define MX35_ROMP_BASE_ADDR 0x60000000
	72	#define MX35_ROMP_BASE_ADDR_VIRT 0xfc500000
	73	#define MX35_ROMP_SIZE SZ_1M
	74
	75	#define MX35_AVIC_BASE_ADDR 0x68000000
	76	#define MX35_AVIC_BASE_ADDR_VIRT 0xfc400000
	77	#define MX35_AVIC_SIZE SZ_1M
	78
	79	/*
	80	* Memory regions and CS
	81	*/
	82	#define MX35_IPU_MEM_BASE_ADDR 0x70000000
	83	#define MX35_CSD0_BASE_ADDR 0x80000000
	84	#define MX35_CSD1_BASE_ADDR 0x90000000
	85
	86	#define MX35_CS0_BASE_ADDR 0xa0000000
	87	#define MX35_CS1_BASE_ADDR 0xa8000000
	88	#define MX35_CS2_BASE_ADDR 0xb0000000
	89	#define MX35_CS3_BASE_ADDR 0xb2000000
	90
	91	#define MX35_CS4_BASE_ADDR 0xb4000000
	92	#define MX35_CS4_BASE_ADDR_VIRT 0xf4000000
	93	#define MX35_CS4_SIZE SZ_32M
	94
	95	#define MX35_CS5_BASE_ADDR 0xb6000000
	96	#define MX35_CS5_BASE_ADDR_VIRT 0xf6000000
	97	#define MX35_CS5_SIZE SZ_32M
	98
	99	/*
	100	* NAND, SDRAM, WEIM, M3IF, EMI controllers
	101	*/
	102	#define MX35_X_MEMC_BASE_ADDR 0xb8000000
	103	#define MX35_X_MEMC_BASE_ADDR_VIRT 0xfc320000
	104	#define MX35_X_MEMC_SIZE SZ_64K
	105	#define MX35_ESDCTL_BASE_ADDR (MX35_X_MEMC_BASE_ADDR + 0x1000)
	106	#define MX35_WEIM_BASE_ADDR (MX35_X_MEMC_BASE_ADDR + 0x2000)
	107	#define MX35_M3IF_BASE_ADDR (MX35_X_MEMC_BASE_ADDR + 0x3000)
	108	#define MX35_EMI_CTL_BASE_ADDR (MX35_X_MEMC_BASE_ADDR + 0x4000)
	109	#define MX35_PCMCIA_CTL_BASE_ADDR MX35_EMI_CTL_BASE_ADDR
	110
ae55326a	111	#define MX35_NFC_BASE_ADDR 0xbb000000
3f92a8bd	112	#define MX35_PCMCIA_MEM_BASE_ADDR 0xbc000000
c0a5f855	113
6ef9af68 UKK	114	#define MX35_IO_ADDRESS(x) ( \
	115	IMX_IO_ADDRESS(x, MX35_AIPS1) ?: \
	116	IMX_IO_ADDRESS(x, MX35_AIPS2) ?: \
	117	IMX_IO_ADDRESS(x, MX35_AVIC) ?: \
	118	IMX_IO_ADDRESS(x, MX35_X_MEMC) ?: \
	119	IMX_IO_ADDRESS(x, MX35_SPBA0))
	120
c0a5f855 SH	121	/*
	122	* Interrupt numbers
	123	*/
ae55326a	124	#define MX35_INT_OWIRE 2
3f92a8bd UKK	125	#define MX35_INT_I2C3 3
	126	#define MX35_INT_I2C2 4
	127	#define MX35_INT_RTIC 6
c0a5f855	128	#define MX35_INT_MMC_SDHC1 7
ae55326a UKK	129	#define MX35_INT_MMC_SDHC2 8
ae55326a UKK	130	#define MX35_INT_MMC_SDHC3 9
7cdc8fa7	131	#define MX35_INT_I2C1 10
c0a5f855 SH	132	#define MX35_INT_SSI1 11
c0a5f855 SH	133	#define MX35_INT_SSI2 12
3f92a8bd UKK	134	#define MX35_INT_CSPI2 13
	135	#define MX35_INT_CSPI1 14
	136	#define MX35_INT_ATA 15
ae55326a UKK	137	#define MX35_INT_GPU2D 16
ae55326a UKK	138	#define MX35_INT_ASRC 17
3f92a8bd UKK	139	#define MX35_INT_UART3 18
	140	#define MX35_INT_IIM 19
	141	#define MX35_INT_RNGA 22
	142	#define MX35_INT_EVTMON 23
	143	#define MX35_INT_KPP 24
	144	#define MX35_INT_RTC 25
	145	#define MX35_INT_PWM 26
	146	#define MX35_INT_EPIT2 27
	147	#define MX35_INT_EPIT1 28
	148	#define MX35_INT_GPT 29
	149	#define MX35_INT_POWER_FAIL 30
	150	#define MX35_INT_UART2 32
00b57bf9	151	#define MX35_INT_NFC 33
3f92a8bd	152	#define MX35_INT_SDMA 34
ae55326a UKK	153	#define MX35_INT_USBHS 35
ae55326a UKK	154	#define MX35_INT_USBOTG 37
3f92a8bd	155	#define MX35_INT_MSHC1 39
ae55326a	156	#define MX35_INT_ESAI 40
3f92a8bd UKK	157	#define MX35_INT_IPU_ERR 41
3f92a8bd UKK	158	#define MX35_INT_IPU_SYN 42
ae55326a UKK	159	#define MX35_INT_CAN1 43
ae55326a UKK	160	#define MX35_INT_CAN2 44
3f92a8bd	161	#define MX35_INT_UART1 45
ae55326a UKK	162	#define MX35_INT_MLB 46
ae55326a UKK	163	#define MX35_INT_SPDIF 47
3f92a8bd UKK	164	#define MX35_INT_ECT 48
	165	#define MX35_INT_SCC_SCM 49
	166	#define MX35_INT_SCC_SMN 50
	167	#define MX35_INT_GPIO2 51
	168	#define MX35_INT_GPIO1 52
	169	#define MX35_INT_WDOG 55
	170	#define MX35_INT_GPIO3 56
ae55326a	171	#define MX35_INT_FEC 57
3f92a8bd UKK	172	#define MX35_INT_EXT_POWER 58
	173	#define MX35_INT_EXT_TEMPER 59
	174	#define MX35_INT_EXT_SENSOR60 60
	175	#define MX35_INT_EXT_SENSOR61 61
	176	#define MX35_INT_EXT_WDOG 62
	177	#define MX35_INT_EXT_TV 63
	178
4697bb92 UKK	179	#define MX35_DMA_REQ_SSI2_RX1 22
	180	#define MX35_DMA_REQ_SSI2_TX1 23
	181	#define MX35_DMA_REQ_SSI2_RX0 24
	182	#define MX35_DMA_REQ_SSI2_TX0 25
	183	#define MX35_DMA_REQ_SSI1_RX1 26
	184	#define MX35_DMA_REQ_SSI1_TX1 27
	185	#define MX35_DMA_REQ_SSI1_RX0 28
	186	#define MX35_DMA_REQ_SSI1_TX0 29
	187
3f92a8bd UKK	188	#define MX35_PROD_SIGNATURE 0x1 /* For MX31 */
	189
	190	/* silicon revisions specific to i.MX31 */
	191	#define MX35_CHIP_REV_1_0 0x10
	192	#define MX35_CHIP_REV_1_1 0x11
	193	#define MX35_CHIP_REV_1_2 0x12
	194	#define MX35_CHIP_REV_1_3 0x13
	195	#define MX35_CHIP_REV_2_0 0x20
	196	#define MX35_CHIP_REV_2_1 0x21
	197	#define MX35_CHIP_REV_2_2 0x22
	198	#define MX35_CHIP_REV_2_3 0x23
	199	#define MX35_CHIP_REV_3_0 0x30
	200	#define MX35_CHIP_REV_3_1 0x31
	201	#define MX35_CHIP_REV_3_2 0x32
	202
	203	#define MX35_SYSTEM_REV_MIN MX35_CHIP_REV_1_0
	204	#define MX35_SYSTEM_REV_NUM 3
c0a5f855	205
aae70193	206	#ifdef IMX_NEEDS_DEPRECATED_SYMBOLS
ae55326a UKK	207	/* these should go away */
	208	#define MXC_FEC_BASE_ADDR MX35_FEC_BASE_ADDR
	209	#define MXC_INT_OWIRE MX35_INT_OWIRE
	210	#define MXC_INT_MMC_SDHC2 MX35_INT_MMC_SDHC2
	211	#define MXC_INT_MMC_SDHC3 MX35_INT_MMC_SDHC3
	212	#define MXC_INT_GPU2D MX35_INT_GPU2D
	213	#define MXC_INT_ASRC MX35_INT_ASRC
	214	#define MXC_INT_USBHS MX35_INT_USBHS
	215	#define MXC_INT_USBOTG MX35_INT_USBOTG
	216	#define MXC_INT_ESAI MX35_INT_ESAI
	217	#define MXC_INT_CAN1 MX35_INT_CAN1
	218	#define MXC_INT_CAN2 MX35_INT_CAN2
	219	#define MXC_INT_MLB MX35_INT_MLB
	220	#define MXC_INT_SPDIF MX35_INT_SPDIF
	221	#define MXC_INT_FEC MX35_INT_FEC
aae70193	222	#endif
3cdd5441 UKK	223
3cdd5441 UKK	224	#endif /* ifndef __MACH_MX35_H__ */